[發明專利]一種SRAM單元電路及SRAM存儲器

在審

• 申請號: 201711474211.9
• 申請日: 2017-12-29
• 公開（公告）號: CN108231115A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 李剛;馬松;程玉華
• 申請（專利權）人: 上海矽潤科技有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種SRAM單元電路，其特征在于，包括至少一個NMOS晶體管、和至少一個PMOS晶體管，還包括：電壓調整單元，當所述SRAM單元電路處于待機狀態時，將所述PMOS晶體管的襯底電壓降低為所述SRAM單元電路工作電壓的0.8倍；當所述SRAM單元電路讀/寫操作時，所述PMOS晶體管的襯底電壓為所述SRAM單元電路的工作電壓。

2.如權利要求1所述的一種SRAM單元電路，其特征在于，所述PMOS晶體管包括第一PMOS晶體管和第二PMOS晶體管，所述NMOS晶體管包括第一NMOS晶體管和第二NMOS晶體管，其中：

所述第一PMOS晶體管，柵極與字線電連接，源極與第一位線電連接；

所述第二PMOS晶體管，柵極與字線電連接，源極與第二位線電連接；

所述第一NMOS晶體管，柵極與所述第一PMOS晶體管的漏極電連接，源極接地；

所述第二NMOS晶體管，柵極與所述第一PMOS晶體管的漏極電連接，源極接地，漏極與第一NMIS晶體管的源極接地，所述第二NMOS晶體管的柵極與第一PMOS晶體管的漏極、第一NMOS晶體管的漏極管的漏極形成第一存儲節點，所述第二NMOS晶體管的漏極與第一NMOS晶體管的柵極、第二PMOS晶體管的漏極形成第二存儲節點。

3.如權利要求2所述的一種SRAM單元電路，其特征在于，

當所述SRAM單元電路處于待機狀態時，所述第一PMOS晶體管和第二PMOS晶體管的襯底電壓為所述SRAM單元電路工作電壓的0.8倍，當所述SRAM單元電路處于讀/寫操作時，所述第一PMOS晶體管和第二PMOS晶體管的襯底電壓為所述SRAM單元電路的工作電壓。

4.如權利要求1-3任一所述的一種SRAM單元電路，其特征在于，所述電壓調整單元包括：

第一電壓源，電壓值等于所述SRAM單元電路的工作電壓；

第二電壓源，電壓值等于所述SRAM單元電路工作電壓的0.8倍；

第一控制開關，一端與所述PMOS晶體管的襯底電連接，另一端與所述第一電壓源電連接，當所述SRAM單元電路處于待機狀態時，所述第一控制開關斷開，當所述SRAM單元電路讀/寫操作時，所述第一控制開關閉合；

第二控制開關，一端與所述PMOS晶體管的襯底電連接，另一端與所述第二電壓源電連接，當所述SRAM單元電路處于待機狀態時，所述第二控制開關閉合，當所述SRAM單元電路讀/寫操作時，所述第二控制開關斷開合。

5.如權利要求1-3任一所述的一種SRAM單元電路，其特征在于，所述電壓調整單元包括：

電源，所述電源電壓值等于所述SRAM單元電路的工作電壓；

可變電阻，一端與所述所述PMOS晶體管的襯底電連接，另一端與所述電源電連接，所述可變電阻用于改變電阻值以調整所述PMOS晶體管的襯底電壓，使得在所述SRAM單元電路處于讀/寫操作時，所述PMOS晶體管的襯底電壓等于所述SRAM單元電路的工作電壓，當所述SRAM單元電路處于待機狀態時，所述PMOS晶體管的襯底電壓等于所述SRAM單元電路工作電壓的0.8倍。

6.一種SRAM存儲器，其特征在于，包括如權利要求1-5任一所述的一種SRAM單元電路。