[發(fā)明專利]集成電路芯片裝置及相關(guān)產(chǎn)品

在審

• 申請(qǐng)?zhí)枺?/td>: 201711468297.4
• 申請(qǐng)日: 2017-12-28
• 公開（公告）號(hào): CN109978155A
• 公開（公告）日: 2019-07-05
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 北京中科寒武紀(jì)科技有限公司
• 主分類號(hào): G06N3/063
• 分類號(hào): G06N3/063;G06N3/04
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郝傳鑫;熊永強(qiáng)

本披露提供一種集成電路芯片裝置及相關(guān)產(chǎn)品，所述集成電路芯片裝置包括：主處理電路以及多個(gè)基礎(chǔ)處理電路；所述主處理電路或多個(gè)基礎(chǔ)處理電路中至少一個(gè)基礎(chǔ)處理電路包括：數(shù)據(jù)類型運(yùn)算電路，所述數(shù)據(jù)類型運(yùn)算電路，用于執(zhí)行浮點(diǎn)類型數(shù)據(jù)以及定點(diǎn)類型數(shù)據(jù)之間的轉(zhuǎn)換。本披露提供的技術(shù)方案具有計(jì)算量小，功耗低的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本披露涉及神經(jīng)網(wǎng)絡(luò)領(lǐng)域，尤其涉及一種集成電路芯片裝置及相關(guān)產(chǎn)品。

背景技術(shù)

人工神經(jīng)網(wǎng)絡(luò)(Artificial Neural Network，即ANN)，是20世紀(jì)80年代以來(lái)人工智能領(lǐng)域興起的研究熱點(diǎn)。它從信息處理角度對(duì)人腦神經(jīng)元網(wǎng)絡(luò)進(jìn)行抽象，建立某種簡(jiǎn)單模型，按不同的連接方式組成不同的網(wǎng)絡(luò)。在工程與學(xué)術(shù)界也常直接簡(jiǎn)稱為神經(jīng)網(wǎng)絡(luò)或類神經(jīng)網(wǎng)絡(luò)。神經(jīng)網(wǎng)絡(luò)是一種運(yùn)算模型，由大量的節(jié)點(diǎn)(或稱神經(jīng)元)之間相互聯(lián)接構(gòu)成。現(xiàn)有的神經(jīng)網(wǎng)絡(luò)的運(yùn)算基于CPU(Central Processing Unit，中央處理器)或GPU(英文：Graphics Processing Unit，圖形處理器)來(lái)實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)的運(yùn)算，此種運(yùn)算的計(jì)算量大，功耗高。

發(fā)明內(nèi)容

本披露實(shí)施例提供了一種集成電路芯片裝置及相關(guān)產(chǎn)品，可提升計(jì)算裝置的處理速度，提高效率。

第一方面，提供一種集成電路芯片裝置，所述集成電路芯片裝置包括：主處理電路、k個(gè)分支處理電路以及k組基礎(chǔ)處理電路，所述主處理電路與所述k個(gè)分支處理電路分別連接，k個(gè)分支處理電路中每個(gè)分支處理電路對(duì)應(yīng)k組基礎(chǔ)處理電路中的一組基礎(chǔ)處理電路，所述一組基礎(chǔ)處理電路包括至少一個(gè)基礎(chǔ)處理電路；

所述分支處理電路包括：數(shù)據(jù)類型運(yùn)算電路，用于執(zhí)行浮點(diǎn)類型數(shù)據(jù)與定點(diǎn)類型數(shù)據(jù)之間的轉(zhuǎn)換；

所述主處理電路，用于獲取輸入數(shù)據(jù)塊、卷積核數(shù)據(jù)塊以及卷積指令，依據(jù)該卷積指令對(duì)輸入數(shù)據(jù)塊劃分成廣播數(shù)據(jù)塊，將卷積核數(shù)據(jù)塊劃分成分發(fā)數(shù)據(jù)塊；對(duì)所述分發(fā)數(shù)據(jù)塊進(jìn)行拆分處理得到多個(gè)基本數(shù)據(jù)塊，將所述多個(gè)基本數(shù)據(jù)塊分發(fā)至k個(gè)分支處理電路中的至少一個(gè)分支處理電路，將所述廣播數(shù)據(jù)塊廣播至所述k個(gè)分支處理電路；

所述k個(gè)分支處理電路，用于通過(guò)所述數(shù)據(jù)類型運(yùn)算電路將廣播數(shù)據(jù)塊以及接收到的基本數(shù)據(jù)塊轉(zhuǎn)換成定點(diǎn)類型的廣播數(shù)據(jù)塊和定點(diǎn)類型的接收到的基本數(shù)據(jù)塊；將定點(diǎn)類型的廣播數(shù)據(jù)塊和定點(diǎn)類型的接收到的基本數(shù)據(jù)塊轉(zhuǎn)發(fā)給基礎(chǔ)處理電路；

所述k組基礎(chǔ)處理電路，用于將定點(diǎn)類型的廣播數(shù)據(jù)塊和定點(diǎn)類型的接收到的基本數(shù)據(jù)塊以并行方式執(zhí)行運(yùn)算得到定點(diǎn)類型的運(yùn)算結(jié)果，并將運(yùn)算結(jié)果發(fā)送至所述k個(gè)分支處理電路；

所述k個(gè)分支處理電路，用于通過(guò)所述數(shù)據(jù)類型運(yùn)算電路將定點(diǎn)類型的運(yùn)算結(jié)果轉(zhuǎn)換成浮點(diǎn)類型的運(yùn)算結(jié)果，將浮點(diǎn)類型的運(yùn)算結(jié)果發(fā)送至所述主處理電路；

所述主處理電路，用于對(duì)所述浮點(diǎn)類型的運(yùn)算結(jié)果處理得到所述卷積指令的指令結(jié)果。

第二方面，提供一種神經(jīng)網(wǎng)絡(luò)運(yùn)算裝置，所述神經(jīng)網(wǎng)絡(luò)運(yùn)算裝置包括一個(gè)或多個(gè)第一方面提供的集成電路芯片裝置。

第三方面，提供一種組合處理裝置，所述組合處理裝置包括：第二方面提供的神經(jīng)網(wǎng)絡(luò)運(yùn)算裝置、通用互聯(lián)接口和通用處理裝置；

所述神經(jīng)網(wǎng)絡(luò)運(yùn)算裝置通過(guò)所述通用互聯(lián)接口與所述通用處理裝置連接。

第四方面，提供一種芯片，所述芯片集成第一方面的裝置、第二方面的裝置或第三方面的裝置。

第五方面，提供一種電子設(shè)備，所述電子設(shè)備包括第四方面的芯片。

第六方面，提供一種神經(jīng)網(wǎng)絡(luò)的運(yùn)算方法，所述方法應(yīng)用在集成電路芯片裝置內(nèi)，所述集成電路芯片裝置包括：第一方面所述的集成電路芯片裝置，所述集成電路芯片裝置用于執(zhí)行神經(jīng)網(wǎng)絡(luò)的運(yùn)算。