[發(fā)明專利]集成電路芯片裝置及相關(guān)產(chǎn)品

在審

• 申請?zhí)枺?/td>: 201711468297.4
• 申請日: 2017-12-28
• 公開（公告）號(hào): CN109978155A
• 公開（公告）日: 2019-07-05
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 北京中科寒武紀(jì)科技有限公司
• 主分類號(hào): G06N3/063
• 分類號(hào): G06N3/063;G06N3/04
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郝傳鑫;熊永強(qiáng)

1.一種集成電路芯片裝置，其特征在于，所述集成電路芯片裝置包括：主處理電路、k個(gè)分支處理電路以及k組基礎(chǔ)處理電路，所述主處理電路與所述k個(gè)分支處理電路分別連接，k個(gè)分支處理電路中每個(gè)分支處理電路對應(yīng)k組基礎(chǔ)處理電路中的一組基礎(chǔ)處理電路，所述一組基礎(chǔ)處理電路包括至少一個(gè)基礎(chǔ)處理電路；

所述分支處理電路包括：數(shù)據(jù)類型運(yùn)算電路，用于執(zhí)行浮點(diǎn)類型數(shù)據(jù)與定點(diǎn)類型數(shù)據(jù)之間的轉(zhuǎn)換；

所述主處理電路，用于獲取輸入數(shù)據(jù)塊、卷積核數(shù)據(jù)塊以及卷積指令，依據(jù)該卷積指令對輸入數(shù)據(jù)塊劃分成廣播數(shù)據(jù)塊，將卷積核數(shù)據(jù)塊劃分成分發(fā)數(shù)據(jù)塊；對所述分發(fā)數(shù)據(jù)塊進(jìn)行拆分處理得到多個(gè)基本數(shù)據(jù)塊，將所述多個(gè)基本數(shù)據(jù)塊分發(fā)至k個(gè)分支處理電路中的至少一個(gè)分支處理電路，將所述廣播數(shù)據(jù)塊廣播至所述k個(gè)分支處理電路；

所述k個(gè)分支處理電路，用于通過所述數(shù)據(jù)類型運(yùn)算電路將廣播數(shù)據(jù)塊以及接收到的基本數(shù)據(jù)塊轉(zhuǎn)換成定點(diǎn)類型的廣播數(shù)據(jù)塊和定點(diǎn)類型的接收到的基本數(shù)據(jù)塊；將定點(diǎn)類型的廣播數(shù)據(jù)塊和定點(diǎn)類型的接收到的基本數(shù)據(jù)塊轉(zhuǎn)發(fā)給基礎(chǔ)處理電路；

所述k組基礎(chǔ)處理電路，用于將定點(diǎn)類型的廣播數(shù)據(jù)塊和定點(diǎn)類型的接收到的基本數(shù)據(jù)塊以并行方式執(zhí)行運(yùn)算得到定點(diǎn)類型的運(yùn)算結(jié)果，并將運(yùn)算結(jié)果發(fā)送至所述k個(gè)分支處理電路；

所述k個(gè)分支處理電路，用于通過所述數(shù)據(jù)類型運(yùn)算電路將定點(diǎn)類型的運(yùn)算結(jié)果轉(zhuǎn)換成浮點(diǎn)類型的運(yùn)算結(jié)果，將浮點(diǎn)類型的運(yùn)算結(jié)果發(fā)送至所述主處理電路；

所述主處理電路，用于對所述浮點(diǎn)類型的運(yùn)算結(jié)果處理得到所述卷積指令的指令結(jié)果。

2.根據(jù)權(quán)利要求1的集成電路芯片裝置，其特征在于，

所述多個(gè)基礎(chǔ)處理電路，具體用于將所述廣播數(shù)據(jù)塊以及接收到的基本數(shù)據(jù)塊以定點(diǎn)數(shù)據(jù)類型執(zhí)行內(nèi)積運(yùn)算得到定點(diǎn)數(shù)據(jù)類的內(nèi)積結(jié)果，將該內(nèi)積結(jié)果作為運(yùn)算結(jié)果傳輸給所述k個(gè)分支處理電路；

所述k個(gè)分支處理電路，用于通過所述數(shù)據(jù)類型運(yùn)算電路將該運(yùn)算結(jié)果轉(zhuǎn)換成浮點(diǎn)類型的運(yùn)算結(jié)果，將該浮點(diǎn)類型的運(yùn)算結(jié)果發(fā)送至所述主處理電路；

所述主處理電路，用于對該浮點(diǎn)類型的運(yùn)算結(jié)果執(zhí)行累加運(yùn)算得到累加結(jié)果，將累加結(jié)果進(jìn)行排序得到所述指令結(jié)果。

3.根據(jù)權(quán)利要求1的集成電路芯片裝置，其特征在于，

所述k組基礎(chǔ)處理電路，具體用于將所述廣播數(shù)據(jù)塊以及接收到的基本數(shù)據(jù)塊以定點(diǎn)數(shù)據(jù)類型執(zhí)行內(nèi)積運(yùn)算得到定點(diǎn)數(shù)據(jù)類的內(nèi)積結(jié)果，將該內(nèi)積結(jié)果進(jìn)行累加得到累加結(jié)果，將該累加結(jié)果作為運(yùn)算結(jié)果傳輸給所述k個(gè)分支處理電路；

所述k個(gè)分支處理電路，用于通過所述數(shù)據(jù)類型運(yùn)算電路將該運(yùn)算結(jié)果轉(zhuǎn)換成浮點(diǎn)類型的運(yùn)算結(jié)果，將該浮點(diǎn)類型的運(yùn)算結(jié)果發(fā)送至所述主處理電路；

所述主處理電路，用于對該浮點(diǎn)類型的內(nèi)積結(jié)果進(jìn)行排序得到所述指令結(jié)果。

4.根據(jù)權(quán)利要求1-3任意一項(xiàng)所述的集成電路芯片裝置，其特征在于，

所述主處理電路，具體用于將所述廣播數(shù)據(jù)塊通過一次廣播至所述k個(gè)分支處理電路。

5.根據(jù)權(quán)利要求4所述的集成電路芯片裝置，其特征在于，

所述主處理電路，具體用于將所述廣播數(shù)據(jù)塊分成多個(gè)部分廣播數(shù)據(jù)塊，將所述多個(gè)部分廣播數(shù)據(jù)塊通過多次廣播至所述K個(gè)分支處理電路。

6.根據(jù)權(quán)利要求5所述的集成電路芯片裝置，其特征在于，

所述k組基礎(chǔ)處理電路，具體用于將所述部分廣播數(shù)據(jù)塊與所述基本數(shù)據(jù)塊以定點(diǎn)數(shù)據(jù)類型執(zhí)行內(nèi)積處理后得到內(nèi)積處理結(jié)果，將所述內(nèi)積處理結(jié)果累加得到部分運(yùn)算結(jié)果，將所述部分運(yùn)算結(jié)果發(fā)送至所述k個(gè)分支處理電路。

7.根據(jù)權(quán)利要求6所述的集成電路芯片裝置，其特征在于，

所述k組基礎(chǔ)處理電路，具體用于復(fù)用n次該部分廣播數(shù)據(jù)塊執(zhí)行該部分廣播數(shù)據(jù)塊與該n個(gè)基本數(shù)據(jù)塊執(zhí)行內(nèi)積運(yùn)算得到n組內(nèi)積運(yùn)算結(jié)果，所述n組內(nèi)積運(yùn)算結(jié)果與所述n個(gè)基本數(shù)據(jù)塊對應(yīng)，將n組內(nèi)積運(yùn)算結(jié)果內(nèi)每組內(nèi)積運(yùn)算結(jié)果累加后得到n個(gè)部分運(yùn)算結(jié)果，將所述n個(gè)部分運(yùn)算結(jié)果發(fā)送至所述k個(gè)分支處理電路，所述n為大于等于2的整數(shù)。