[發明專利]一種基于p-GaN結構的三維增強型高電子遷移率晶體管及其制造方法

有效

• 申請號: 201711462615.6
• 申請日: 2017-12-28
• 公開（公告）號: CN108321200B
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 張凱;朱廣潤;孔岑;周建軍;陳堂勝
• 申請（專利權）人: 中國電子科技集團公司第五十五研究所
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/06;H01L29/20;H01L21/335
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 吳樹山

本發明涉及一種基于p?GaN結構的三維增強型高電子遷移率晶體管及其制造方法，其結構自下而上依次包括襯底、緩沖層、GaN基三維鰭片、柵極、源極和漏極，其特征在于，還包括內置高阻GaN區，它位于所述柵極的下方與GaN基三維鰭片的兩側區域相鄰的緩沖層的上方；所述GaN基三維鰭片的上方和兩側二次外延生長有p?GaN/AlGaN/GaN異質結；所述柵極包裹在p?GaN/AlGaN/GaN異質結的上方和兩側，形成三維柵結構；通過刻蝕方式去除柵極兩側區域的p?GaN層而形成AlGaN/GaN異質結，所述源極和漏極分別設在AlGaN/GaN異質結的兩端。本發明能夠提高p?GaN增強型器件的閾值電壓與擊穿電壓。

技術領域

本發明屬于半導體器件制備技術領域，特別是涉及一種基于p-GaN結構的三維增強型高電子遷移率晶體管及其制造方法。

技術背景

由于第三代半導體GaN材料的高擊穿場強、高飽和速度、耐高溫等優點，基于GaN材料制備的高電子遷移率晶體管具備大功率、高效率、高速度、高擊穿電壓等諸多特性，被認為是制造新一代微波以及大功率電力電子的優選材料。

由于極化效應在勢壘層與溝道層異質結界面誘導產生高濃度的2DEG，常規的GaN高電子遷移率晶體管本征表現為耗盡模式或常開工作。而在功率開關、電動汽車、無線充電等實際應用中，常關模式或增強型GaN晶體管對于失效保護以及簡化柵極驅動的電路結構、降低成本是最優的選擇。然而，能夠簡單有效、低成本地獲得高閾值電壓、高性能的增強型器件仍然是目前面臨的最大挑戰。目前已經報道了多種技術來實現器件的常關工作，例如，氟離子注入、p-GaN結構，超薄勢壘層結構，干法、濕法及電化學氧化勢壘層，非極性異質結設計，MIS槽柵刻蝕、三維柵結構等。

2008年，日本Tohru Oka等人提出的MIS凹槽柵結構(參見文獻Tohru Oka al.,“AlGaN/GaN Recessed MIS-Gate HFET With High-Threshold-Voltage Normally-OffOperation for Power Electronics Applications”,IEEE Electron Device Lett.,vol.29,no.7,pp.668-670,2008)是目前研究較為廣泛且有潛力的結構之一，但是存在刻蝕損傷、閾值均勻性難以控制、界面穩定性等諸多問題。

目前在工業界最有潛力的結構是2007年豐田公司提出的p-GaN柵極結構(參見文獻Tohru Oka al.,“Gate Injection Transistor(GIT)—A Normally-Off AlGaN/GaNPower Transistor Using Conductivity Modulation”,IEEE Electron Device Lett.,vol.54,no.12,pp.3933-3935,2007)。此結構通過在柵下形成p型AlGaN或GaN層以耗盡溝道電子，實現較高閾值的增強型器件。由于這種結構不存在MIS槽柵結構的穩定性等問題，近年來得到了廣泛關注，發展迅速。然而由于這種結構柵下方保留了較厚的未摻雜AlGaN勢壘層，并且受到p型摻雜技術的限制，導致器件閾值電壓較低。為了提高閾值電壓，2017年Hideyuki Okita等人提出了槽柵結合p-GaN的結構(參見文獻Hideyuki Okita al.,“Through Recess and Regrowth Gate Technology for Realizing Process Stabilityof GaN-Based Gate Injection Transistors”,IEEE Trans.Electron Devices,vol.64,no.3,pp.1026-1031,2017)，閾值從1V提高到2.3V。