[發明專利]適用于離子注入工藝套刻精度的評估方法

有效

• 申請號: 201711461652.5
• 申請日: 2017-12-28
• 公開（公告）號: CN108198765B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 許箭;王艷云;毛智彪;楊正凱
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提供一種適用于離子注入工藝套刻精度的評估方法，包括：提供半導體襯底，所述半導體襯底中具有前層輔助圖形；于所述半導體襯底表面形成覆蓋層；刻蝕部分所述覆蓋層，暴露出所述前層輔助圖形；于所述半導體襯底表面形成當層輔助圖形，且所述當層輔助圖形暴露出所述前層輔助圖形；采用多種方法對所述當層輔助圖形與所述前層輔助圖形的套刻精度進行評估；測量不同方向上所述當層輔助圖形與所述前層輔助圖形的套刻精度；分別將多種方法評估得到的套刻精度與測量得到的套刻精度進行線性擬合，獲得各自的線性擬合斜率及線性相關系數，確定與測量得到的套刻精度最接近的評估方法為最佳評估方法。本發明中，能夠準確的評估不同套刻精度量測方法。

技術領域

本發明涉及光刻技術領域，尤其涉及一種適用于離子注入工藝套刻精度的評估方法。

背景技術

半導體技術的發展往往局限于光刻技術的發展，特征尺寸的縮小對硅片套刻精度提出了更加嚴格的要求。如果光刻層間套刻精度沒有達到設計準則的要求，會導致前段器件功能和后段連線功能的失效，直接造成產品良率的損失。光刻工藝的套刻精度要求與半導體工藝的技術節點成正比，即更高的技術節點要求更精準的套刻精度。現在業界越來越重視光刻工藝中套刻精度的優化，相比于光刻工藝中關鍵層次(有源層、柵極層、接觸孔層和金屬連接層)而言，對于離子注入層次的套刻精度的研究和評估則容易被忽視。

離子注入是將原子或分子電離，加速到一定的能量后，再注入到芯片中進行摻雜的過程。隨著器件尺寸微縮，需要更精確地控制各個器件的性能，離子注入的步驟隨之增多，隨之離子注入的光刻層也越來越多。在柵極形成之前，離子注入的目的是為了形成阱區(WELL)和調整閥值電壓。在柵極形成以后，離子注入層，比如淺摻雜源漏極(LDD)，源漏級離子摻雜(Source/Drain)等。在整個半導體工藝中通常有好幾道LDD的離子注入層，LDD的目的是通過淺摻雜抑制熱載子效應和短溝道效應，同時起到延展源漏極的作用。隨著光刻技術節點的推進，從90納米，65/55納米，45/40納米，32/28納米，22/20納米，16/14納米以及10納米以下，離子注入層次的套刻精度的要求也越來越嚴格，因此對于套刻精度的評估也就顯得格外重要。

目前業界在離子注入光刻層普遍使用的套刻精度量測方法是基于圖像信號處理的套刻精度量測方法(IBO)，最通用的套刻標記稱為BIB(Box In Box or Bar In Bar)，外面的Box或Bar在前層光刻步驟的時候留下來，而里面的Box或Bar在當層光刻步驟的時候曝出圖形。通過量測前層和當層套刻標記中心的偏移獲得相應的套刻精度。隨著先進光刻工藝的推進，特別是雙重圖形技術(DP)及鰭式場效應晶體管(FinFET)在光刻工藝中的應用，離子注入光刻層底層結構具有復雜的三維結構，對光刻套刻精度量測方法的準確性和穩定性提出了更為嚴格的要求。因此新型光刻套刻精度量測方法也應運而生，如基于AIM(advanced image metrology)量測標記的量測方法和更為先進的基于衍射信號處理的套刻精度量測方法。判斷一種新的量測方法能夠能否真實反映晶圓的位移偏差，對于這些量測方法的評估就顯得尤為重要。

通常，晶圓當層與前層的實際套刻精度可以通過設計合適的量測標記，利用掃描電子顯微鏡(SEM)進行量測得到。這對于光刻工藝關鍵層(如有源層、柵極層、接觸孔層和金屬連接層等)通常是有效的，因為這些關鍵層在光刻結束后會通過刻蝕從而將前層的量測標記顯現出來，可供SEM量測獲得實際套刻精度。而對于某些離子注入層而言，由于前層對準標記被一些膜層覆蓋，無法對前層標記進行SEM量測，因此不能通過SEM量測晶圓的實際套刻精度，這就使得其他套刻精度量測方法的準確性評估失去參比對照。另外業界也有對待評估晶圓進行切片，以獲得光刻膠在基底的剖面圖來驗證實際的套刻精度。這種切片方式具有一定的破壞性且很難獲得整片晶圓上大量的數據來對套刻精度量測方法進行評估驗證。

發明內容

本發明的目的在于，提供一種適用于離子注入工藝套刻精度的評估方法，解決現有技術中離子注入層套刻精度難以量測的問題。