[發明專利]一種數模混合微系統ADC單元動態參數測試系統

有效

• 申請號: 201711458673.1
• 申請日: 2017-12-28
• 公開（公告）號: CN108768394B
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 朱志強;馮長磊;李學武;陳雷;王媛媛;李金潮
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 武瑩

一種數模混合微系統ADC單元動態參數測試系統，包括上位機和測試板；上位機負責測試結果顯示及存儲；測試板包括信號發生模塊、信號調理模塊、時鐘產生模塊、微系統ADC單元以及微系統FPGA單元；測試板負責產生微系統ADC單元輸入信號和采樣時鐘，并完成ADC單元輸出數據采集、存儲及處理，最終得到微系統ADC單元主要動態性能參數。本發明充分利用微系統內部集成的FPGA單元高速數據處理能力，通過微系統FPGA單元對微系統ADC單元采樣輸出數據進行采集、存儲及處理，減少額外數據傳輸的開銷以及信號間的干擾，系統可以對數模混合微系統ADC單元動態參數進行可靠準確的測試。

技術領域

本發明涉及集成電路測試領域，特別是一種數模混合微系統ADC單元動態參數測試系統。

背景技術

隨著武器裝備、空間系統和飛行器的小型化、低功耗和高可靠的需求日益強烈，采用分立電路單獨封裝，再進行板級互連的架構，無法滿足新一代航天系統小體積、高精度、高密度、高可靠性的需求。集成ADC、DAC以及FPGA等功能的數模混合微系統已成為該領域發展趨勢。隨著封裝集成密度的提高，微系統內部節點可訪問性下降，如何實現微系統集成后高覆蓋率的內部芯片的測試成為一個難題。ADC單元是數模混合微系統中的重要模塊，作為模擬技術和數字技術的接口，ADC單元的性能直接決定了微系統性能的好壞，因此，對數模混合微系統中ADC性能的測試尤為重要。

現有的專利主要有：(1)一種基于SoPC的高性能流水線ADC頻域參數評估系統，申請號：201610225902.4，公布號：CN105808405A，該專利中ADC采集的數據需通過串口上傳至上位機分析處理，數據傳輸量大且實時處理能力較差；(2)ADC芯片特性參數測試精度的測試系統，申請號：201510107533.4，公布號：CN104734710A，該專利中ADC輸出端與專用ATE測試設備連接，測試系統昂貴龐大，測試操作難度大。

總之，現有專利尚未開展數模混合微系統ADC單元動態參數測試研究，而針對ADC采樣數據大多采用上位機或ATE設備進行分析處理，本發明克服現有技術不足，充分結合微系統內集成的FPGA單元，提供了一種高性能數模混合微系統ADC單元動態參數測試系統。

發明內容

本發明解決的技術問題是：克服現有技術的不足，提供了一種數模混合微系統ADC單元動態參數測試系統，通過微系統ADC單元采集由信號發生模塊產生并由信號調理模塊處理的輸入信號，將輸入信號由模擬信號轉換為數字信號；微系統FPGA單元對微系統ADC單元采樣輸出數據進行采集、存儲及處理，得出微系統ADC單元的主要動態性能參數。

本發明的技術解決方案是：一種數模混合微系統ADC單元動態參數測試系統，包括包括：上位機和測試板，其中：

上位機負責對測試結果進行顯示和存儲；

測試板包括信號發生模塊、信號調理模塊、時鐘產生模塊、微系統ADC單元以及微系統FPGA單元；信號調理模塊與信號發生模塊、微系統ADC單元以及微系統FPGA單元相連；時鐘產生模塊與微系統ADC單元以及微系統FPGA單元相連；微系統FPGA單元通過通信接口與上位機相連；

信號發生模塊使用晶體振蕩器產生一個單音正弦波信號；信號調理模塊對信號發生模塊產生的信號進行濾波處理，產生ADC單元輸入信號；時鐘產生模塊由鎖相環PLL電路產生，為ADC單元及FPGA單元提供時鐘；微系統ADC單元采集由信號發生模塊產生并由信號調理模塊處理的輸入信號，將輸入的模擬信號轉換為數字信號；微系統FPGA單元對微系統ADC單元采樣輸出數據進行采集、存儲及處理，得出微系統ADC單元的動態性能參數，將測試結果通過USB通信接口上傳至上位機進行顯示及存儲。

所述的微系統FPGA單元包括數據采集模塊、數據存儲模塊、數據處理模塊、過程控制模塊以及通信模塊；