[發明專利]半導體存儲器件及其制作方法

有效

• 申請號: 201711455681.0
• 申請日: 2017-12-27
• 公開（公告）號: CN109979940B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/535
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本發明提供一種半導體存儲器件及其制作方法，半導體存儲器件主要包括在半導體襯底和導電材料層之間的位線接觸，半導體襯底具有有源區、字線及字線隔離層，字線隔離層中具有位線接觸溝槽。位線接觸形成于位線接觸溝槽，位線接觸的一頂層被去除以形成凹槽，位線接觸的側壁與字線隔離層的側壁之間具有側壁溝槽。導電材料層具有第一填充部及第二填充部，第一填充部填充于側壁溝槽內且內形成有孔洞，第二填充部填充于凹槽內。位線電極至少覆蓋所述導電材料層。本發明的位線電極與有源區之間的接觸處兩側設置孔洞，孔洞具有較低的介電常數，可以減少位線接觸結構間的寄生電容，從而減輕信號延遲失效現象，提升動態隨機存儲器的性能。

技術領域

本發明屬于集成電路制造技術領域，特別是涉及一種半導體存儲器件及其制作方法。

背景技術

動態隨機存儲器(Dynamic Random Access Memory，簡稱：DRAM)是計算機中常用的半導體存儲器件，由許多重復的存儲單元組成。每個存儲單元通常包括電容器10和晶體管11；晶體管11的柵極與字線13相連、漏極與位線12相連、源極與電容器10相連；字線13上的電壓信號能夠控制晶體管11的打開或關閉，進而通過位線12讀取存儲在電容器10中的數據信息，或者通過位線12將數據信息寫入到電容器10中進行存儲，如圖1所示。

在現有的技術中，垂直于位線方向的位線接觸溝槽的制作是直接通過光刻圖案的轉移形成，再在其中填入多晶硅，形成垂直于BL方向的多晶硅接觸層，在所述多晶硅接觸層上通過雙重圖形(Pitch doubling)的方法形成位線圖案并蝕刻轉移圖案制作位線電極，最后將多晶硅接觸層未與位線電極接觸的部分蝕刻干凈，以形成存儲器的位線結構。

目前在動態隨機存儲器制造工藝領域中，隨著電子器件尺寸縮小，動態隨機存儲器讀寫程序中信號延遲失效(RC delay)抑制亦趨困難，造成該種現象的因素之一就是位線結構之間會形成寄生電容。

基于以上所述，提供一種可以有效抑制動態隨機存儲器讀寫程序中信號延遲失效的半導體存儲器件及其制作方法實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體存儲器件及其制作方法，用于解決現有技術中位線結構之間具有較大的寄生電容，而導致動態隨機存儲器讀寫程序中信號延遲失效(RC delay)的問題。

為實現上述目的及其他相關目的，本發明提供一種半導體存儲器件的制作方法，所述制作方法包括：1)提供一半導體襯底，所述半導體襯底具有有源區、字線及字線隔離層，所述字線隔離層中具有位線接觸溝槽，所述位線接觸溝槽顯露所述半導體襯底在所述字線之間的部位；2)于所述位線接觸溝槽的底部及側壁形成犧牲介質層，并去除所述位線接觸溝槽底部的所述犧牲介質層，以顯露所述半導體襯底在所述字線之間的部位；3)于所述位線接觸溝槽中填充位線接觸層，并將所述位線接觸溝槽中的位線接觸層刻蝕至低于所述犧牲介質層的頂面，以形成凹槽；4)去除所述犧牲介質層，以于所述位線接觸層與所述字線隔離層之間形成側壁溝槽；5)采用沉積工藝于所述側壁溝槽以及所述字線隔離層上形成導電材料層，所述導電材料層位于所述側壁溝槽內的部位有孔洞；以及6)于所述導電材料層上形成電極材料，并圖案化刻蝕所述電極材料及所述導電材料層，以形成間隔排列多根位線電極并使所述位線接觸層分離為多個位線接觸。

優選地，步驟1)中，所述有源區呈斷續帶狀分布形成于所述半導體襯底中，所述字線包括溝槽狀的晶體管字線，所述晶體管字線間隔排列與所述有源區交叉，每個所述有源區對應交叉兩條所述晶體管字線。

優選地，步驟1)中，所述位線接觸溝槽更陷進所述半導體襯底一深度，以提高所述側壁溝槽的深寬比。

優選地，步驟2)中，形成所述犧牲介質層的工藝具體可以是原子層沉積工藝(ALD)，所述犧牲介質層的材料包含二氧化硅(SiO2)，步驟4)中，去除所述犧牲介質層的工藝具體可以是濕法腐蝕工藝。