[發明專利]半導體存儲器件及其制作方法

有效

• 申請號: 201711455681.0
• 申請日: 2017-12-27
• 公開（公告）號: CN109979940B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/535
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

1.一種半導體存儲器件的制作方法，其特征在于，所述制作方法包括：

1)提供一半導體襯底，所述半導體襯底形成有源區、字線及字線隔離層，所述字線隔離層中具有位線接觸溝槽，所述位線接觸溝槽顯露所述半導體襯底在所述字線之間的部位；

2)形成犧牲介質層于所述位線接觸溝槽的底部及側壁，并去除所述位線接觸溝槽底部的所述犧牲介質層，以顯露所述半導體襯底在所述字線之間的部位；

3)填充位線接觸層于所述位線接觸溝槽中，刻蝕所述位線接觸層直至低于所述犧牲介質層的頂面，以形成凹槽；

4)去除所述犧牲介質層，以于所述位線接觸層與所述字線隔離層之間形成側壁溝槽；

5)采用沉積工藝形成導電材料層于所述側壁溝槽內以及所述字線隔離層上，所述導電材料層位于所述側壁溝槽內的部位有孔洞；以及

6)形成電極材料于所述導電材料層上，并圖案化刻蝕所述電極材料及所述導電材料層，以形成間隔排列的多根位線電極并使所述位線接觸層分離為多個位線接觸。

2.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：步驟1)中，所述有源區呈斷續帶狀分布形成于所述半導體襯底中，所述字線包括溝槽狀的晶體管字線，所述晶體管字線間隔排列與所述有源區交叉，每個所述有源區對應交叉兩條所述晶體管字線。

3.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：步驟1)中，所述位線接觸溝槽更陷進所述半導體襯底一深度，以提高所述側壁溝槽的深寬比。

4.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：步驟2)中，形成所述犧牲介質層的工藝包含原子層沉積工藝，所述犧牲介質層的材料包含二氧化硅；步驟4)中，去除所述犧牲介質層的工藝包含濕法腐蝕工藝。

5.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：步驟3)包括：

3-1)通過沉積工藝于所述位線接觸溝槽中填充第一P型多晶硅層，直至所述第一P型多晶硅層填滿所述位線接觸溝槽；

3-2)通過沉積工藝于所述第一P型多晶硅層上形成第二P型多晶硅層，所述第二P型多晶硅層的P型元素的摻雜濃度低于所述第一P型多晶硅層的P型元素的摻雜濃度；

3-3)通過等離子體干法刻蝕工藝去除所述第二P型多晶硅層及所述第一P型多晶硅，以顯露所述犧牲介質層；以及

3-4)通過等離子體干法刻蝕工藝進一步去除位于所述位線接觸溝槽中的第一P型多晶硅層的一頂層，以形成所述凹槽。

6.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：步驟3)中，所述凹槽的深度介于1納米～3納米之間，位于所述凹槽下方的所述位線接觸層的厚度介于15納米～45納米之間，所述位線接觸層的寬度介于20納米～50納米之間。

7.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：于所述側壁溝槽填充導電材料層并于所述導電材料層中形成孔洞的工藝包括等離子增強化學氣相沉積工藝，所述導電材料層包括氮化鈦層。

8.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：步驟4)中，所述側壁溝槽的深寬比介于3～15之間。

9.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：所述側壁溝槽的深度介于15納米～45納米之間，所述側壁溝槽的寬度介于1納米～5納米之間。

10.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：所述導電材料層內所述孔洞的寬度與所述側壁溝槽內的所述導電材料層的寬度的比值介于1:2～1:3之間。

11.根據權利要求1所述的半導體存儲器件的制作方法，其特征在于：還包括步驟7)，沉積保護層于所述位線電極及所述導電材料層的側壁及表面，以密封所述孔洞。