[發明專利]嵌入式實時數據采集和存儲系統及其方法

在審

• 申請號: 201711455530.5
• 申請日: 2017-12-27
• 公開（公告）號: CN108197068A
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 鐘燕清;田易;陳華;孟真;閻躍鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本公開提供了一種嵌入式實時數據采集和存儲系統及其方法，該嵌入式實時數據采集和存儲系統包括：數據處理器、SDRAM存儲器及FLASH存儲器；其中，所述數據處理器包括內部存儲單元，該內部存儲單元與所述SDRAM存儲器及FLASH存儲器構成所述嵌入式實時數據采集和存儲系統的三級存儲。本公開嵌入式實時數據采集和存儲系統及其方法，采集和存儲工作，成本低，體積可控，實時性高。

技術領域

本公開涉及數據采集技術領域，尤其涉及一種嵌入式實時數據采集和存儲系統及其方法，可廣泛應用于傳感器數據采集、傳感器數據存儲與讀取。

背景技術

隨著計算機技術的發展以及人工智能的普及，人類對數據的需求量達到了前所未有的程度，這就對智能數據采集與存儲技術提出了諸多要求。然而受限于體積和性能，現有的數據采集技術多有如下缺點：

(1)現有的數據采集與存儲系統大多依賴于工控機，體積龐大、成本高昂；

(2)現有的嵌入式系統大多集成了非實時操作系統如linux、ucos，延遲大，難以滿足高速實時要求。

發明內容

(一)要解決的技術問題

鑒于上述技術問題，本公開提供了一種實時嵌入式數據采集和存儲系統及其方法，通過設計硬件結構保證數據處理器與外部傳感器電路的通信和數據采集，通過系統優化，減小了體積，降低了成本，通過方法設計保證系統及其方法的實時性和功能順利完成。

(二)技術方案

根據本公開的一個方面，提供了一種嵌入式實時數據采集和存儲系統，包括：數據處理器、SDRAM存儲器及FLASH存儲器；其中，所述數據處理器為具有多優先級和多級存儲的數據處理器，其包括內部存儲單元，該內部存儲單元與所述SDRAM存儲器及FLASH存儲器構成所述嵌入式實時數據采集和存儲系統的三級存儲。

在一些實施例中，所述的嵌入式實時數據采集和存儲系統，還包括：JTAG控制邏輯電路，與所述數據處理器連接；上位機接口組件，一端連接的串口電平轉換芯片包括：串口控制邏輯電路及與該串口控制邏輯電路；所述串口控制邏輯電路的另一端與所述數據處理器連接；傳感器接口單元，包括：A/D控制邏輯電路及與所述A/D控制邏輯電路的一端連接A/D芯片，所述A/D控制邏輯電路的另一端與所述數據處理器連接；SPI控制邏輯電路，其與所述數據處理器連接；IIC控制邏輯電路，其與所述數據處理器連接；以及IO控制邏輯電路，其與所述數據處理器連接；電源轉換模塊，與所述數據處理器連接，用于供電；以及晶振，與所述數據處理器連接，用于為所述數據處理器提供工作時鐘。

在一些實施例中，所述數據處理器包括：內部存儲單元，用于存儲中間數據和程序；存儲控制單元，用于與所述SDRAM存儲器及FLASH存儲器進行接口；可編程單元，用于執行數據采集、數據處理、數據存儲及空閑程序，以實現所述嵌入式實時數據采集和存儲系統的數據采集與存儲；以及，外設控制單元，其通過串口控制邏輯電路及串口電平轉換芯片與PC上位機進行交互，通過A/D芯片控制邏輯電路及A/D轉換芯片、SPI控制邏輯電路、IIC控制邏輯電路、IO控制邏輯電路與外部傳感器電路連接。

在一些實施例中，所述可編程單元，包括CPU、地址總線、數據總線以及內部掃描鏈，在正常工作狀態下CPU運行內部的采集與存儲算法，實現整個電路的數據采集與存儲功能。

在一些實施例中，所述數據處理器還包括定時器及中斷處理單元。

在一些實施例中，所述數據處理器通過JTAG控制邏輯下載、更新數據采集、數據處理及數據存儲程序，通過可編程單元運行所述數據采集、數據處理及數據存儲程序；所述程序通過定時器定時中斷和外部IO中斷的方式讀取外部傳感器電路的數據，并通過優先級分配的方式協調數據采集、數據處理及數據存儲程序。