[發明專利]嵌入式實時數據采集和存儲系統及其方法

在審

• 申請號: 201711455530.5
• 申請日: 2017-12-27
• 公開（公告）號: CN108197068A
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 鐘燕清;田易;陳華;孟真;閻躍鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種嵌入式實時數據采集和存儲系統，包括：數據處理器、SDRAM存儲器及FLASH存儲器；其中，所述數據處理器為具有多優先級和多級存儲的數據處理器，其包括內部存儲單元，該內部存儲單元與所述SDRAM存儲器及FLASH存儲器構成所述嵌入式實時數據采集和存儲系統的三級存儲。

2.根據權利要求1所述的嵌入式實時數據采集和存儲系統，還包括：

JTAG控制邏輯電路，與所述數據處理器連接；

上位機接口組件，一端連接的串口電平轉換芯片包括：串口控制邏輯電路及與該串口控制邏輯電路；所述串口控制邏輯電路的另一端與所述數據處理器連接；

傳感器接口單元，包括：

A/D控制邏輯電路及與所述A/D控制邏輯電路的一端連接A/D芯片，所述A/D控制邏輯電路的另一端與所述數據處理器連接；

SPI控制邏輯電路，其與所述數據處理器連接；

IIC控制邏輯電路，其與所述數據處理器連接；以及

IO控制邏輯電路，其與所述數據處理器連接；

電源轉換模塊，與所述數據處理器連接，用于供電；以及

晶振，與所述數據處理器連接，用于為所述數據處理器提供工作時鐘。

3.根據權利要求1所述的嵌入式實時數據采集和存儲系統，其中，所述數據處理器包括：

內部存儲單元，用于存儲中間數據和程序；

存儲控制單元，用于與所述SDRAM存儲器及FLASH存儲器進行接口；

可編程單元，用于執行數據采集、數據處理、數據存儲及空閑程序，以實現所述嵌入式實時數據采集和存儲系統的數據采集與存儲；以及，

外設控制單元，其通過串口控制邏輯電路及串口電平轉換芯片與PC上位機進行交互，通過A/D芯片控制邏輯電路及A/D轉換芯片、SPI控制邏輯電路、IIC控制邏輯電路、IO控制邏輯電路與外部傳感器電路連接。

4.根據權利要求3所述的嵌入式實時數據采集和存儲系統，其中，所述可編程單元，包括CPU、地址總線、數據總線以及內部掃描鏈，在正常工作狀態下CPU運行內部的采集與存儲算法，實現整個電路的數據采集與存儲功能。

5.根據權利要求3所述的嵌入式實時數據采集和存儲系統，其中，所述數據處理器還包括定時器及中斷處理單元。

6.根據權利要求2所述的嵌入式實時數據采集和存儲系統，其中，所述數據處理器通過JTAG控制邏輯下載、更新數據采集、數據處理及數據存儲程序，通過可編程單元運行所述數據采集、數據處理及數據存儲程序；所述程序通過定時器定時中斷和外部IO中斷的方式讀取外部傳感器電路的數據，并通過優先級分配的方式協調數據采集、數據處理及數據存儲程序。

7.根據權利要求5所述的嵌入式實時數據采集和存儲系統，其中，所述數據采集和數據處理程序為第一優先級；數據存儲程序為第二優先級；空閑程序為第三優先級；所述嵌入式實時數據采集和存儲系統按照優先級執行各所述程序。

8.根據權利要求2所述的嵌入式實時數據采集和存儲系統，其中，

所述A/D芯片為同步采集芯片或者異步采集芯片；

所述SDRAM存儲器工作頻率在100MHz～150MHz之間；

所述上位機接口組件為COM串口通信組件、USB通信組件、或LAN通信組件。

9.根據權利要求8所述的嵌入式實時數據采集和存儲系統，其中，在空閑狀態下，通過修改數據采集與存儲程序添加數據或者狀態的輸出，CPU通過串口控制邏輯及串口電平轉換芯片與PC連接，輸出相應的數據。

10.一種嵌入式實時數據采集和存儲方法，包括：

初始化；

以數據處理器的內部存儲單元、SDRAM存儲器以及FLASH存儲器為嵌入式實時數據采集和存儲系統的三級存儲，以數據采集和數據處理為第一優先級、數據存儲為第二優先級、空閑為第三優先級的順序，通過設置定時器中斷控制數據采集頻率，進行實時數據采集和存儲。