[發明專利]神經網絡處理器板卡及相關產品

在審

• 申請號: 201711454718.8
• 申請日: 2017-12-27
• 公開（公告）號: CN109977071A
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 北京中科寒武紀科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06N3/04
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

1.一種神經網絡處理器板卡，其特征在于，所述神經網絡處理器板卡包括：神經網絡芯片封裝結構、第一電氣及非電氣連接裝置和第一基板；所述神經網絡芯片封裝結構包括：神經網絡芯片、第二電氣及非電氣連接裝置和第二基板，所述第二基板承載所述神經網絡芯片，所述第二基板通過所述第二電氣及非電氣連接裝置與所述神經網絡芯片連接；

所述神經網絡芯片包括：主處理電路以及多個基礎處理電路；所述主處理電路或多個基礎處理電路中至少一個基礎處理電路包括：數據類型運算電路，所述數據類型運算電路，用于執行浮點類型數據以及定點類型數據之間的轉換；所述主處理電路通過所述第二電氣及非電氣連接裝置與所述第二基板連接；

所述主處理電路，用于執行神經網絡運算中的各個連續的運算以及與所述基礎處理電路傳輸數據；

所述多個基礎處理電路，用于依據所述主處理電路傳輸的數據以并行方式執行神經網絡中的運算，并將運算結果傳輸給所述主處理電路。

2.根據權利要求1所述的神經網絡處理器板卡，其特征在于，所述神經網絡芯片封裝結構還包括：散熱裝置。

3.根據權利要求1所述的神經網絡處理器板卡，其特征在于，所述神經網絡芯片封裝結構的封裝結構為下述封裝的任意一種：

倒裝芯片球柵陣列封裝、薄型四方扁平式封裝、帶散熱器的四方扁平封裝、無引腳四方扁平封裝、小間距四方扁平式封裝。

4.根據權利要求1所述的神經網絡處理器板卡，其特征在于，所述神經網絡芯片還包括：分支處理電路，所述分支處理電路設置在主處理電路與至少一個基礎處理電路之間；

所述分支處理電路，用于在主處理電路與至少一個基礎處理電路之間轉發數據。

5.根據權利要求1所述的神經網絡處理器板卡，其特征在于，

所述主處理電路，用于獲取待計算的數據塊以及運算指令，通過所述數據類型運算電路將待計算的數據塊轉換成定點類型的數據塊，依據該運算指令對定點類型的待計算的數據塊劃分成分發數據塊以及廣播數據塊；對所述分發數據塊進行拆分處理得到多個基本數據塊，將所述多個基本數據塊分發至所述至少一個基礎處理電路，將所述廣播數據塊廣播至所述至少一個基礎處理電路；

所述基礎處理電路，用于對所述基本數據塊與所述廣播數據塊以定點類型執行內積運算得到運算結果，將所述運算結果發送至所述主處理電路；

所述主處理電路，用于對所述運算結果處理得到所述待計算的數據塊以及運算指令的指令結果。

6.根據權利要求4或5所述的神經網絡處理器板卡，其特征在于，

所述主處理電路，具體用于將所述廣播數據塊通過一次廣播至所述多個基礎處理電路。

7.根據權利要求6所述的神經網絡處理器板卡，其特征在于，

所述基礎處理電路，具體用于將所述基本數據塊與所述廣播數據塊以定點數據類型執行內積處理得到內積處理結果，將所述內積處理結果累加得到運算結果，將所述運算結果發送至所述主處理電路。

8.根據權利要求6所述的神經網絡處理器板卡，其特征在于，

所述主處理電路，用于在如所述運算結果為內積處理的結果時，對所述運算結果累加后得到累加結果，將該累加結果排列得到所述待計算的數據塊以及運算指令的指令結果。

9.根據權利要求4或5所述的神經網絡處理器板卡，其特征在于，

所述主處理電路，具體用于將所述廣播數據塊分成多個部分廣播數據塊，將所述多個部分廣播數據塊通過多次廣播至所述多個基礎處理電路。

10.根據權利要求9所述的神經網絡處理器板卡，其特征在于，

所述基礎處理電路，具體用于將所述部分廣播數據塊與所述基本數據塊以定點數據類型執行一次內積處理后得到內積處理結果，將所述內積處理結果累加得到部分運算結果，將所述部分運算結果發送至所述主處理電路。