[發明專利]半導體器件及其制造方法及包括該器件的電子設備

有效

• 申請號: 201711452736.2
• 申請日: 2017-12-27
• 公開（公告）號: CN108198815B
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種半導體器件及其制造方法及包括該器件的電子設備。根據實施例，半導體器件包括：襯底；在襯底上形成的豎直有源區，包括沿豎直方向依次設置的第一源/漏區、溝道區和第二源/漏區；繞溝道區的外周形成的柵堆疊；第二源/漏區上方到第二源/漏區的第一接觸部，其中，第一接觸部外周與第二源/漏區外周基本上對準。

技術領域

本公開涉及半導體領域，具體地，涉及豎直型半導體器件及其制造方法以及包括這種半導體器件的電子設備。

背景技術

在水平型器件如金屬氧化物半導體場效應晶體管(MOSFET)中， 源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置， 縮小水平型器件所占的面積，一般要求源極、漏極和柵極所占的面積縮 小，使器件性能變差(例如，功耗和電阻增加)，故水平型器件的面積不 易進一步縮小。與此不同，在豎直型器件中，源極、柵極和漏極沿大致 垂直于襯底表面的方向布置。因此，相對于水平型器件，豎直型器件所 占的面積更容易縮小。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種具有改進性能的 豎直型半導體器件及其制造方法以及包括這種半導體器件的電子設備。

根據本公開的一個方面，提供了一種半導體器件包括：襯底；在襯 底上形成的豎直有源區，包括沿豎直方向依次設置的第一源/漏區、溝道 區和第二源/漏區；繞溝道區的外周形成的柵堆疊；第二源/漏區上方到 第二源/漏區的第一接觸部，其中，第一接觸部外周與第二源/漏區外周 基本上對準。

根據本公開的一個方面，提供了一種半導體器件，其包括：襯底； 在襯底上形成的豎直有源區，包括沿豎直方向依次設置的第一源/漏區、 溝道區和第二源/漏區；繞溝道區的外周形成的柵堆疊；在柵堆疊上方且 在有源區的側壁形成的隔離墻；在柵堆疊上方且在隔離墻側壁上形成的 自對準金屬觸部。

根據本公開的另一方面，提供了一種制造半導體器件的方法，包括： 在襯底上設置有源區材料層；在有源區材料層上設置硬掩模層，硬掩模 層包括用于限定有源區的第一部分；以硬掩模層為掩模，對有源區材料 層進行構圖，從而限定豎直有源區；在襯底上形成層間電介質層，并對 其進行平坦化處理，以露出硬掩模層；選擇性刻蝕硬掩模層，以去除硬掩模層，從而在層間電介質層中留下與豎直有源區相對應的第一槽；在 第一槽中填充導電材料，以形成第一接觸部。

根據本公開的另一方面，提供了一種電子設備，包括由上述半導體 器件形成的集成電路。

根據本公開的實施例，第一接觸部外周與第二源/漏區外周基本上對 準，從而增加了器件的集成密度且減少了掩模步驟，從而減少了制造成 本，此外，由于形成自對準接觸部和接觸柱體，增加了集成密度且減少 了形成接觸部的難度。由此可以形成具有高深寬比的金屬接觸部(避免 了例如使用等離子刻蝕法刻蝕接觸孔并用諸如金屬之類的材料重新填充 接觸孔的工藝難度)，并且由于減小了光刻步驟而減小了光刻未對準的風 險，從而進一步增加了集成密度。此外，由于沒有采用雙構圖，減小了 制造成本。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他 目的、特征和優點將更為清楚，在附圖中：

圖1至14示出了根據本公開實施例的制造半導體器件的流程的示意 圖；

圖15至21示出了根據本公開另一實施例的制造半導體器件的流程 的示意圖；

圖22至29示出了根據本公開的又一實施例的制造半導體器件的流 程的示意圖。

貫穿附圖，相同或相似的附圖標記表示相同或相似的部件。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描 述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中， 省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。