[發明專利]諧振時鐘電路和集成電路的制造方法

有效

• 申請號: 201711447028.X
• 申請日: 2017-12-27
• 公開（公告）號: CN108281417B
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 丁行波
• 申請（專利權）人: 蘇州中晟宏芯信息科技有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H05K1/18;H05K3/32
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 吳黎

本發明公開了一種諧振時鐘電路和集成電路的制造方法。該諧振時鐘電路包括半導體硅片，半導體硅片上包括時鐘驅動器、時鐘網格、可調電阻；印制電路板，印制電路板上設置有諧振電感和/或去耦電容。解決了現有技術中，諧振時鐘過多占用硅片面積而造成集成電路的成本較高的問題。

技術領域

本發明涉及集成電路技術領域，具體涉及一種諧振時鐘電路和集成電路的制造方法。

背景技術

隨著集成電路技術的發展，芯片的規模越來越大，時鐘網格日趨龐大帶來了功耗和時鐘偏斜的問題。LC諧振時鐘的出現，較好的解決了功耗、時鐘偏斜和抖動的問題，但是在半導體硅片上設置電感和電容會占用大量的半導體硅片的面積，提高集成電路的制造成本。

發明內容

有鑒于此，本發明實施例提供了一種集成電路的諧振時鐘和集成電路的封裝方法，以解決現有技術中，集成電路的制造成本較高的問題。

本發明實施例提供了一種諧振時鐘電路，包括：半導體硅片，半導體硅片上包括時鐘驅動器、時鐘網格、可調電阻；印制電路板，印制電路板上設置有諧振電感和/或去耦電容。

可選地，該諧振時鐘電路包括：第一子電路，包括所述時鐘驅動器及所述時鐘網格；第二子電路，與所述第一子電路串聯連接，包括所述可調電阻，所述諧振電感和所述去耦電容。

可選地，在第一子電路中：時鐘驅動器的一端與時鐘網格的寄生等效電容的一端連接于第一點，時鐘網格的寄生等效電容的另一端與地連接，其中，第一點與第二子電路連接，或者，時鐘驅動器的另一端與第二子電路連接。

可選地，在第二子電路中：可調電阻、諧振電感與去耦電容依次串聯連接，去耦電容的另一端與地連接，其中，可調電阻的另一端與第一子電路連接，或者，諧振電感與去耦電容的連接點與第一子電路連接；或者諧振電感、可調電阻與去耦電容依次串聯連接，去耦電容的另一端與地連接，其中，諧振電感的另一端與第一子電路連接，或者，可調電阻與去耦電容的連接點與第一子電路連接。

可選地，設置于印制電路板上的去耦電容采用具有平面叉指結構的電容，去耦電容通過封裝銅柱與設置在半導體硅片上的元件連接。

可選地，設置于印制電路板上的諧振電感采用單層或多層的螺旋電感，諧振電感通過封裝銅柱與設置在半導體硅片上的元件連接。

本發明實施例還提供了一種集成電路的制造方法，包括：將半導體硅片與印制電路板相對設置，其中，使半導體硅片上蝕刻有電氣元件的一側，與印制電路板上設置有電氣元件的一側相對；通過封裝銅柱連接半導體硅片上的電氣元件與印制電路板上電氣元件，其中，封裝銅柱的一端與半導體硅片上的接觸點連接，封裝銅柱的另一端與印制電路板的接觸點連接；放置半導體硅片于印制電路板上，將半導體硅片封裝在印制電路板上。

本發明實施例通過半導體硅片，半導體硅片上包括時鐘驅動器、時鐘網格、可調電阻，或諧振電感，或去耦電容；印制電路板，印制電路板上設置有諧振電感和/或去耦電容的方式，解決了現有技術中，集成電路的制造成本較高的問題。

附圖說明

通過參考附圖會更加清楚的理解本發明的特征和優點，附圖是示意性的而不應理解為對本發明進行任何限制，在附圖中：

圖1示出了本發明實施例一種可選的諧振時鐘電路的示意圖；

圖2示出了本發明實施例一種可選的諧振時鐘電路的電路圖；

圖3a示出了本發明實施例一種可選的時鐘網格的連接示意圖；

圖3b示出了本發明實施例一種可選的時鐘網格的寄生等效電容的連接示意圖；

圖4示出了本發明實施例一種可選的集成電路的封裝方法的流程圖。

具體實施方式