[發(fā)明專利]一種堆疊式圍柵納米線CMOS場效應(yīng)管結(jié)構(gòu)及制作方法

有效

• 申請?zhí)枺?/td>: 201711446763.9
• 申請日: 2017-12-27
• 公開（公告）號: CN108172549B
• 公開（公告）日: 2020-09-04
• 發(fā)明（設(shè)計(jì)）人: 尚恩明;胡少堅(jiān);陳壽面
• 申請（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 上海天辰知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

1.一種堆疊式圍柵納米線CMOS場效應(yīng)管結(jié)構(gòu)的制作方法，其特征在于，包括圍柵納米線N型場效應(yīng)管芯片和圍柵納米線P型場效應(yīng)管芯片的制作和連接；其中

所述圍柵納米線N型場效應(yīng)管芯片的制作包括：

提供一第一體硅襯底，在所述第一體硅襯底上依次淀積底層SiGe層、中間Si層和上層SiGe層，構(gòu)成超晶格；

刻蝕超晶格，形成一至多個(gè)Fin結(jié)構(gòu)，并形成橫跨Fin的贗柵極；

從Fin的兩端向內(nèi)刻蝕Fin的底層SiGe層和上層SiGe層材料，直至贗柵極的邊緣，使Fin的中間Si層露出，形成Si納米線；

在贗柵極兩側(cè)形成側(cè)墻，并在側(cè)墻兩側(cè)生長摻雜C的Si材料，將露出的Si納米線兩端包圍，以形成N型場效應(yīng)管的源漏極；

將贗柵極剝離，并去除贗柵極位置上Fin的底層SiGe層和上層SiGe層材料，使Fin的中間Si層露出，形成作為溝道的Si納米線；

在溝道位置的Si納米線表面依次形成柵氧層和高K材料層，并形成橫跨Fin的金屬柵極；

所述圍柵納米線P型場效應(yīng)管芯片的制作包括：

提供一第二體硅襯底，在所述第一體硅襯底上依次淀積底層SiGe層、中間Si層和上層SiGe層，構(gòu)成超晶格；

刻蝕超晶格，形成一至多個(gè)Fin結(jié)構(gòu)，并形成橫跨Fin的贗柵極；

從Fin的兩端向內(nèi)刻蝕Fin的底層SiGe層和上層SiGe層材料，直至贗柵極的邊緣，使Fin的中間Si層露出，形成Si納米線；

在贗柵極兩側(cè)形成側(cè)墻，并在側(cè)墻兩側(cè)生長SiGe材料，將露出的Si納米線兩端包圍，以形成P型場效應(yīng)管的源漏極；

將贗柵極剝離，并去除贗柵極位置上Fin的底層SiGe層和上層SiGe層材料，使Fin的中間Si層露出，形成作為溝道的Si納米線；

在溝道位置的Si納米線表面依次形成柵氧層和高K材料層，并形成橫跨Fin的金屬柵極；

將形成的圍柵納米線N型場效應(yīng)管芯片和圍柵納米線P型場效應(yīng)管芯片以上下堆疊方式移植到一SOI襯底上，去除第一體硅襯底和第二體硅襯底，并在圍柵納米線N型場效應(yīng)管芯片和圍柵納米線P型場效應(yīng)管芯片之間形成低K材料介質(zhì)層作為隔離層；

將圍柵納米線N型場效應(yīng)管芯片、圍柵納米線P型場效應(yīng)管芯片和SOI襯底通過鍵合進(jìn)行連接。

2.根據(jù)權(quán)利要求1所述的堆疊式圍柵納米線CMOS場效應(yīng)管結(jié)構(gòu)的制作方法，其特征在于，將所述圍柵納米線N型場效應(yīng)管或圍柵納米線P型場效應(yīng)管與SOI襯底直接相連。

3.根據(jù)權(quán)利要求1所述的堆疊式圍柵納米線CMOS場效應(yīng)管結(jié)構(gòu)的制作方法，其特征在于，所述高K材料為二氧化鉿，所述金屬柵極材料為鎢，所述低K材料為SiOC。