[發(fā)明專利]一種用于電機(jī)驅(qū)動(dòng)芯片的超低待機(jī)功耗電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201711441909.0
• 申請(qǐng)日: 2017-12-26
• 公開（公告）號(hào): CN108023464A
• 公開（公告）日: 2018-05-11
• 發(fā)明（設(shè)計(jì)）人: 吳國明
• 申請(qǐng)（專利權(quán)）人: 上海數(shù)明半導(dǎo)體有限公司
• 主分類號(hào): H02M1/00
• 分類號(hào): H02M1/00
• 代理公司: 上海漢聲知識(shí)產(chǎn)權(quán)代理有限公司 31236
• 代理人: 黃超宇;胡晶

本發(fā)明公開了一種用于電機(jī)驅(qū)動(dòng)芯片的超低待機(jī)功耗電路，包括邏輯控制單元據(jù)輸入的IN1和IN2信號(hào)經(jīng)邏輯處理產(chǎn)生P_CTRL和N_CTRL信號(hào)；高端供電級(jí)據(jù)輸入的IN1和IN2信號(hào)產(chǎn)生供電電壓VIN?VDD；低端供電級(jí)單元據(jù)輸入的IN1和IN2信號(hào)產(chǎn)生供電電壓VDD；高端驅(qū)動(dòng)級(jí)據(jù)輸入的P_CTRL信號(hào)由逐漸變大的反相器推挽輸出P_DRV信號(hào)；低端驅(qū)動(dòng)級(jí)據(jù)輸入的N_CTRL信號(hào)由逐漸變大的反相器推挽輸出N_DRV信號(hào)；電阻R1一端與高端驅(qū)動(dòng)級(jí)的輸出端和PMOS功率管P1的柵極連接，另一端與高端驅(qū)動(dòng)級(jí)和高端供電級(jí)的輸入端以及PMOS功率管P1的源極連接；電阻R2一端與低端驅(qū)動(dòng)級(jí)的輸出端和NMOS功率管N1的柵極連接，另一端與NMOS功率管N1的源極連接并同時(shí)接地；PMOS功率管P1的漏極與NMOS功率管N1的漏極連接。

技術(shù)領(lǐng)域

本發(fā)明涉及電子產(chǎn)品技術(shù)領(lǐng)域，特別涉及一種用于電機(jī)驅(qū)動(dòng)芯片的超低待機(jī)功耗電路。

背景技術(shù)

目前，人們對(duì)便攜式產(chǎn)品的性能要求越來越高，這不但表現(xiàn)在對(duì)速度體驗(yàn)方面的大幅提升，功耗問題同樣具有舉足輕重的作用，如果功耗問題不解決，產(chǎn)品的便利性和用戶體驗(yàn)將會(huì)受到很大的影響。

然而，隨著電路速度的提升，從理論上講電路的功耗也會(huì)成比例的增加；另外從目前行業(yè)發(fā)展?fàn)顩r看，電路性能提升的速度又遠(yuǎn)大于電池容量增加的速度。以上兩個(gè)因素決定了產(chǎn)品功耗的指標(biāo)將直接影響產(chǎn)品的性能，對(duì)產(chǎn)品的競(jìng)爭力具有決定性影響。

綠色節(jié)能是整個(gè)電子行業(yè)的發(fā)展方向，隨著各種移動(dòng)電子設(shè)備的應(yīng)用和發(fā)展，如何延長設(shè)備的待機(jī)時(shí)間越來越成為大家關(guān)注的課題。電機(jī)驅(qū)動(dòng)芯片作為各種移動(dòng)打印設(shè)備中的核心芯片，也需要滿足超低待機(jī)功耗的設(shè)計(jì)理念。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)中的不足，本發(fā)明提供一種用于電機(jī)驅(qū)動(dòng)芯片的超低待機(jī)功耗電路，旨在降低待機(jī)功耗。

為了達(dá)到上述發(fā)明目的，解決其技術(shù)問題所采用的技術(shù)方案如下：

一種用于電機(jī)驅(qū)動(dòng)芯片的超低待機(jī)功耗電路，包括邏輯控制單元、高端供電級(jí)單元、低端供電級(jí)單元、高端驅(qū)動(dòng)級(jí)單元、低端驅(qū)動(dòng)級(jí)單元、電阻R1、電阻R2、PMOS功率管P1和NMOS功率管N1，其中：

所述邏輯控制單元根據(jù)輸入的IN1和IN2信號(hào)經(jīng)過邏輯處理后產(chǎn)生P_CTRL和N_CTRL信號(hào)；

所述高端供電級(jí)單元根據(jù)輸入的IN1和IN2信號(hào)產(chǎn)生供電電壓VIN-VDD，用于給所述高端驅(qū)動(dòng)級(jí)單元供電；

所述低端供電級(jí)單元根據(jù)輸入的IN1和IN2信號(hào)產(chǎn)生供電電壓VDD，用于給所述低端驅(qū)動(dòng)級(jí)單元以及邏輯控制單元供電；

所述高端驅(qū)動(dòng)級(jí)單元根據(jù)輸入的P_CTRL信號(hào)由逐漸變大的反相器推挽輸出P_DRV信號(hào)；

所述低端驅(qū)動(dòng)級(jí)單元根據(jù)輸入的N_CTRL信號(hào)由逐漸變大的反相器推挽輸出N_DRV信號(hào)；

所述電阻R1一端與所述高端驅(qū)動(dòng)級(jí)單元的輸出端和所述PMOS功率管P1的柵極連接，另一端與所述高端驅(qū)動(dòng)級(jí)單元和高端供電級(jí)單元的輸入端以及所述PMOS功率管P1的源極連接；

所述電阻R2一端與所述低端驅(qū)動(dòng)級(jí)單元的輸出端和所述NMOS功率管N1的柵極連接，另一端與所述NMOS功率管N1的源極連接并同時(shí)接地；

所述PMOS功率管P1的漏極與所述NMOS功率管N1的漏極連接。

進(jìn)一步的，所述低端供電級(jí)單元包括NMOS管N2、NMOS管N3、NMOS管N4、PMOS管P2、PMOS管P3、電阻R3、電阻R4和穩(wěn)壓管Z1，其中：

所述NMOS管N2的柵極連接IN1信號(hào)，其漏極連接所述電阻R3的一端，其源極接地；

所述NMOS管N3的柵極連接IN2信號(hào)，其漏極連接所述電阻R3的一端，其源極接地；