[發明專利]一種用于電機驅動芯片的超低待機功耗電路

在審

• 申請號: 201711441909.0
• 申請日: 2017-12-26
• 公開（公告）號: CN108023464A
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 吳國明
• 申請（專利權）人: 上海數明半導體有限公司
• 主分類號: H02M1/00
• 分類號: H02M1/00
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 黃超宇;胡晶

1.一種用于電機驅動芯片的超低待機功耗電路，其特征在于，包括邏輯控制單元、高端供電級單元、低端供電級單元、高端驅動級單元、低端驅動級單元、電阻R1、電阻R2、PMOS功率管P1和NMOS功率管N1，其中：

所述邏輯控制單元根據輸入的IN1和IN2信號經過邏輯處理后產生P_CTRL和N_CTRL信號；

所述高端供電級單元根據輸入的IN1和IN2信號產生供電電壓VIN-VDD，用于給所述高端驅動級單元供電；

所述低端供電級單元根據輸入的IN1和IN2信號產生供電電壓VDD，用于給所述低端驅動級單元以及邏輯控制單元供電；

所述高端驅動級單元根據輸入的P_CTRL信號由逐漸變大的反相器推挽輸出P_DRV信號；

所述低端驅動級單元根據輸入的N_CTRL信號由逐漸變大的反相器推挽輸出N_DRV信號；

所述電阻R1一端與所述高端驅動級單元的輸出端和所述PMOS功率管P1的柵極連接，另一端與所述高端驅動級單元和高端供電級單元的輸入端以及所述PMOS功率管P1的源極連接；

所述電阻R2一端與所述低端驅動級單元的輸出端和所述NMOS功率管N1的柵極連接，另一端與所述NMOS功率管N1的源極連接并同時接地；

所述PMOS功率管P1的漏極與所述NMOS功率管N1的漏極連接。

2.根據權利要求1所述的一種用于電機驅動芯片的超低待機功耗電路，其特征在于，所述低端供電級單元包括NMOS管N2、NMOS管N3、NMOS管N4、PMOS管P2、PMOS管P3、電阻R3、電阻R4和穩壓管Z1，其中：

所述NMOS管N2的柵極連接IN1信號，其漏極連接所述電阻R3的一端，其源極接地；

所述NMOS管N3的柵極連接IN2信號，其漏極連接所述電阻R3的一端，其源極接地；

所述PMOS管P2的柵極連接所述PMOS管P3的柵極，其源極分別連接所述PMOS管P3的源極和所述NMOS管N4的漏極，其漏極連接所述電阻R3的另一端；

所述電阻R3的另一端還同時連接至所述PMOS管P2的柵極和所述PMOS管P3的柵極；

所述PMOS管P3的漏極分別連接所述穩壓管Z1的負極、所述電阻R4的一端以及所述NMOS管N4的柵極；

所述穩壓管Z1的正極接地；

所述電阻R4的另一端接地；

所述NMOS管N4的源極連接供電電壓VDD。

3.根據權利要求1所述的一種用于電機驅動芯片的超低待機功耗電路，其特征在于，所述低端驅動級單元包括若干個反相器，若干個所述反相器依次串聯連接，第一個反相器的輸入端輸入N_CTRL信號，經若干個反相器后推挽輸出N_DRV信號。

4.根據權利要求1所述的一種用于電機驅動芯片的超低待機功耗電路，其特征在于，所述高端供電級單元包括NMOS管N5、NMOS管N6、PMOS管P4、電阻R5、電阻R6、電阻R7和穩壓管Z2，其中：

所述NMOS管N5的柵極連接IN1信號，其漏極連接所述電阻R5的一端，其源極接地；

所述NMOS管N6的柵極連接IN2信號，其漏極連接所述電阻R5的一端，其源極接地；

所述穩壓管Z2的負極分別與所述電阻R6和電阻R7的一端連接；

所述電阻R5的另一端分別與所述電阻R6的另一端、所述穩壓管Z2的正極以及所述PMOS管P4的柵極連接；

所述PMOS管P4的源極連接所述電阻R7的另一端，其漏極接地。

5.根據權利要求1所述的一種用于電機驅動芯片的超低待機功耗電路，其特征在于，所述高端驅動級單元包括若干個反相器，若干個所述反相器依次串聯連接，第一個反相器的輸入端輸入P_CTRL信號，經若干個反相器后推挽輸出P_DRV信號。