[發明專利]半導體存儲器件結構及其制作方法

有效

• 申請號: 201711439945.3
• 申請日: 2017-12-27
• 公開（公告）號: CN109979939B
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

1.一種半導體存儲器件結構的制作方法，其特征在于，所述制作方法包括：

1）提供一半導體襯底，于所述半導體襯底中形成若干呈波浪型延伸的溝槽隔離結構，藉由所述溝槽隔離結構于所述半導體襯底中隔離出若干呈波浪型延伸的有源區；

2）于所述半導體襯底中形成字線，所述字線與所述有源區交叉，所述字線包括實質字線及擬置字線；

3）于所述實質字線兩側緣的有源區中分別形成源區及漏區；

4）于所述漏區上形成位線接觸點；以及

5）于所述位線接觸點上形成位線，所述位線與所述字線交叉；

所述溝槽隔離結構等間距排布，從而使得呈波浪型延伸的所述有源區等間距排布；所述字線等間距排布，所述位線等間距排布，所述字線與所述位線呈直線延伸，且所述位線包括與所述字線垂直交叉的分布，相鄰的任一波峰及任一波谷之間的有源區至少包含一擬置字線，以將相鄰的任一波峰及任一波谷之間的有源區隔成至少兩個有源單元。

2.根據權利要求1所述的半導體存儲器件結構的制作方法，其特征在于：步驟2）中，所述擬置字線包括隔離字線，所述隔離字線通入電壓以作為間隔所述有源區的短邊隔離溝槽，所述隔離字線的兩側緣不具備位線接觸點。

3.根據權利要求2所述的半導體存儲器件結構的制作方法，其特征在于：每兩根相鄰的所述隔離字線于所述有源區中隔出一有源區單元，每個所述有源區單元與兩根間隔排布的所述實質字線交叉，所述兩根間隔排布的所述實質字線共用一個所述漏區；步驟1）中，所述溝槽隔離結構作為間隔所述有源區單元的長邊隔離溝槽；步驟2）中，所述隔離字線作為間隔所述有源區單元的短邊隔離溝槽。

4.根據權利要求2所述的半導體存儲器件結構的制作方法，其特征在于：呈波浪型延伸的所述有源區的任一波峰及任一波谷與所述隔離字線交叉。

5.根據權利要求1所述的半導體存儲器件結構的制作方法，其特征在于：步驟2）包括：

2-1）于所述半導體襯底中形成字線溝槽，所述字線溝槽與所述有源區交叉；

2-2）于所述字線溝槽的底部及側壁形成第一介質層；

2-3）于所述字線溝槽中填充導電材料層，并刻蝕所述導電材料層，以使其頂面低于所述半導體襯底的頂面，以形成凹槽；以及

2-4）于所述凹槽中填充第二介質層，以掩埋所述導電材料層。

6.一種半導體存儲器件結構，其特征在于，包括：

半導體襯底，所述半導體襯底具有若干呈波浪型延伸的溝槽隔離結構，藉由所述溝槽隔離結構于所述半導體襯底中隔離出若干呈波浪型延伸的有源區；

字線，形成于所述半導體襯底中，所述字線與所述有源區交叉，所述字線包括實質字線及擬置字線，所述實質字線兩側緣的有源區中具有源區及漏區；

位線接觸點，形成于所述漏區上；以及

位線，形成于所述位線接觸點上，并與所述字線交叉；

所述溝槽隔離結構等間距排布，從而使得呈波浪型延伸的所述有源區等間距排布，所述字線等間距排布，所述位線等間距排布，所述字線與所述位線呈直線延伸，且所述位線包括與所述字線垂直交叉的分布，相鄰的任一波峰及任一波谷之間的有源區至少包含一擬置字線，以將相鄰的任一波峰及任一波谷之間的有源區隔成至少兩個有源單元。

7.根據權利要求6所述的半導體存儲器件結構，其特征在于：所述擬置字線包括隔離字線，所述隔離字線通入電壓以作為間隔所述有源區的短邊隔離溝槽，所述隔離字線的兩側緣不具備位線接觸點。

8.根據權利要求7所述的半導體存儲器件結構，其特征在于：每兩根相鄰的所述隔離字線于所述有源區中隔出一有源區單元，每個所述有源區單元與兩根間隔排布的所述實質字線交叉，所述兩根間隔排布的所述實質字線共用一個所述漏區；所述溝槽隔離結構作為間隔所述有源區單元的長邊隔離溝槽；所述隔離字線作為間隔所述有源區單元的短邊隔離溝槽。

9.根據權利要求7所述的半導體存儲器件結構，其特征在于：呈波浪型延伸的所述有源區的任一波峰及任一波谷與所述隔離字線交叉。

10.根據權利要求6所述的半導體存儲器件結構，其特征在于，所述半導體襯底中形成有字線溝槽，所述字線溝槽與所述有源區交叉，所述字線包括：

第一介質層，形成于所述字線溝槽的底部及側壁；

導電材料層，填充于所述字線溝槽中，所述導電材料層的頂面低于所述半導體襯底的頂面，以形成凹槽；以及

第二介質層，填充于所述凹槽中，以掩埋所述導電材料層。