[發(fā)明專利]一種適用于多設(shè)備的時(shí)序控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711439304.8
• 申請(qǐng)日: 2017-12-27
• 公開(kāi)（公告）號(hào): CN108092730B
• 公開(kāi)（公告）日: 2019-04-26
• 發(fā)明（設(shè)計(jì)）人: 楊國(guó)學(xué);秦明暖;高菲;王軼;鄭曉冬;于曉慶
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第五十四研究所
• 主分類號(hào): H04J3/06
• 分類號(hào): H04J3/06
• 代理公司: 河北東尚律師事務(wù)所 13124
• 代理人: 王文慶

本發(fā)明提供了一種適用于多設(shè)備的時(shí)序控制方法，該方法基于上位機(jī)、時(shí)序控制單元和外部設(shè)備，所述的時(shí)序控制單元包括網(wǎng)絡(luò)模塊、單片機(jī)、FPGA和對(duì)外接口；本發(fā)明的目的在于提供一種簡(jiǎn)單、易操作的獨(dú)立時(shí)序邏輯控制的方法，用來(lái)實(shí)現(xiàn)對(duì)不同設(shè)備的開(kāi)關(guān)機(jī)等操作的精確控制，且具備定點(diǎn)緩存操作，快速精確切換等功能，實(shí)現(xiàn)網(wǎng)絡(luò)UDP單播、UDP組播傳輸?shù)葌鬏斈Ｊ健?/p>

技術(shù)領(lǐng)域

本發(fā)明涉及不同設(shè)備之間的定時(shí)控制、開(kāi)關(guān)機(jī)等操作的精確控制的一種方法。適用于多種設(shè)備在不同的時(shí)間節(jié)點(diǎn)或者特定的時(shí)間節(jié)點(diǎn)完成相應(yīng)的操作。

背景技術(shù)

隨著智能控制的快速發(fā)展，智能控制技術(shù)的到了越來(lái)越多的應(yīng)用。尤其是在一些多種設(shè)備同時(shí)控制操作的情況下，就需控制不同設(shè)備之間的時(shí)序嚴(yán)格按照時(shí)間節(jié)點(diǎn)來(lái)完成不同設(shè)備之間的開(kāi)關(guān)機(jī)等其他控制操作。傳統(tǒng)的設(shè)備很少具備實(shí)現(xiàn)定點(diǎn)控制及控制時(shí)間點(diǎn)緩存等功能，操作繁瑣、復(fù)雜，技術(shù)移植比較難。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種簡(jiǎn)單、易操作的獨(dú)立時(shí)序邏輯控制的方法，用來(lái)實(shí)現(xiàn)對(duì)不同設(shè)備的開(kāi)關(guān)機(jī)等操作的精確控制，且具備定點(diǎn)緩存操作，快速精確切換等功能，實(shí)現(xiàn)網(wǎng)絡(luò)UDP單播、UDP組播傳輸?shù)葌鬏斈Ｊ健?/p>

本發(fā)明的目的是這樣實(shí)現(xiàn)的：

時(shí)序控制器主控單元采用單片機(jī)+FPGA組合的方式完成時(shí)序控制器的核心設(shè)計(jì)功能,其中單片機(jī)承擔(dān)業(yè)務(wù)流程以及數(shù)據(jù)協(xié)議解析、轉(zhuǎn)換，F(xiàn)PGA負(fù)責(zé)外圍數(shù)據(jù)接口的擴(kuò)展及信號(hào)時(shí)序的控制。

時(shí)序控制器通過(guò)網(wǎng)絡(luò)UDP單播、UDP組播等傳輸模式與上位機(jī)連接完成控制信息的獲取、工況信息的上報(bào)任務(wù)，能完成數(shù)據(jù)信息的硬件接口轉(zhuǎn)換和通信協(xié)議的轉(zhuǎn)換等工作，并具有時(shí)間維持、設(shè)備開(kāi)關(guān)機(jī)等操作時(shí)刻緩存及定時(shí)控制等特點(diǎn)。該方法基于上位機(jī)(應(yīng)用軟件)、時(shí)序控制單元和外部設(shè)備，所述的時(shí)序控制單元包括網(wǎng)絡(luò)模塊、單片機(jī)、FPGA和對(duì)外接口；包括以下步驟：

(1)上位機(jī)通過(guò)網(wǎng)絡(luò)連接給時(shí)序控制單元的網(wǎng)絡(luò)模塊發(fā)送與外接系統(tǒng)同步且精確到秒的基準(zhǔn)時(shí)間；

(2)時(shí)序控制單元的單片機(jī)讀取網(wǎng)絡(luò)模塊中的基準(zhǔn)時(shí)間并做判斷解析，將解析后的基準(zhǔn)時(shí)間設(shè)置到FPGA的時(shí)間維護(hù)模塊，時(shí)間維護(hù)模塊通過(guò)外接系統(tǒng)提供的1pps觸發(fā)更新本地時(shí)間，并將本地時(shí)間發(fā)送到FPGA的時(shí)間緩存模塊；

(3)上位機(jī)發(fā)送設(shè)備的操作動(dòng)作及精確到毫秒級(jí)的動(dòng)作時(shí)間給時(shí)序控制單元的網(wǎng)絡(luò)模塊；

(4)時(shí)序控制單元的單片機(jī)讀取網(wǎng)絡(luò)模塊中的操作動(dòng)作和動(dòng)作時(shí)間并做判斷解析，將提取的動(dòng)作時(shí)間置到FPGA的時(shí)間緩存模塊；

(5)時(shí)間緩存模塊中把時(shí)間維護(hù)模塊輸入的本地時(shí)間與緩存的動(dòng)作時(shí)間做比較，兩個(gè)時(shí)間信息完全一致后產(chǎn)生中斷信息發(fā)送到單片機(jī)；

(6)單片機(jī)檢測(cè)到中斷信息后，按照操作動(dòng)作組幀，通過(guò)FPGA的串口模塊發(fā)送幀信息給相關(guān)的外部設(shè)備；其中，一個(gè)串口模塊對(duì)應(yīng)一個(gè)外部設(shè)備；

(7)FPGA的串口模塊獲取對(duì)應(yīng)的外部設(shè)備上報(bào)的工況信息，并發(fā)送到單片機(jī)，單片機(jī)解析工況信息內(nèi)容并判斷設(shè)備的狀態(tài)，將工況信息內(nèi)容重新組幀后通過(guò)網(wǎng)絡(luò)連接轉(zhuǎn)發(fā)給上位機(jī)。

其中，步驟⑵包括以下步驟：

(201)在時(shí)序控制單元的FPGA中設(shè)計(jì)一個(gè)時(shí)間維護(hù)模塊和一個(gè)時(shí)間緩存模塊；

(202)時(shí)序控制單元的單片機(jī)讀取網(wǎng)絡(luò)模塊中緩存的數(shù)據(jù)，將獲取到的上位機(jī)設(shè)置的基準(zhǔn)時(shí)間解析并判斷正確后設(shè)置到FPGA的時(shí)間維護(hù)模塊中；

(203)FPGA的時(shí)間維護(hù)模塊通過(guò)本地的10MHz的鐘分頻得到1000pps的時(shí)鐘，根據(jù)基準(zhǔn)時(shí)間產(chǎn)生本地毫秒鐘；

(204)FPGA的時(shí)間維護(hù)模塊通過(guò)外接系統(tǒng)提供的1pps對(duì)本地毫秒鐘進(jìn)行復(fù)位，來(lái)更新本地時(shí)間，并將本地時(shí)間發(fā)送到FPGA的時(shí)間緩存模塊。