[發明專利]一種適用于多設備的時序控制方法

有效

• 申請號: 201711439304.8
• 申請日: 2017-12-27
• 公開（公告）號: CN108092730B
• 公開（公告）日: 2019-04-26
• 發明（設計）人: 楊國學;秦明暖;高菲;王軼;鄭曉冬;于曉慶
• 申請（專利權）人: 中國電子科技集團公司第五十四研究所
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 河北東尚律師事務所 13124
• 代理人: 王文慶

1.一種適用于多設備的時序控制方法,該方法基于上位機、時序控制單元和外部設備，所述的時序控制單元包括網絡模塊、單片機、FPGA和對外接口；其特征在于，包括以下步驟：

(1)上位機通過網絡連接給時序控制單元的網絡模塊發送與外接系統同步且精確到秒的基準時間；

(2)時序控制單元的單片機讀取網絡模塊中的基準時間并做判斷解析，將解析后的基準時間設置到FPGA的時間維護模塊，時間維護模塊通過外接系統提供的1pps觸發更新本地時間，并將本地時間發送到FPGA的時間緩存模塊；

(3)上位機發送設備的操作動作及精確到毫秒級的動作時間給時序控制單元的網絡模塊；

(4)時序控制單元的單片機讀取網絡模塊中的操作動作和動作時間并做判斷解析，將提取的動作時間置到FPGA的時間緩存模塊；

(5)時間緩存模塊把時間維護模塊輸入的本地時間與緩存的動作時間做比較，兩個時間信息完全一致后產生中斷信息發送到單片機；

(6)單片機檢測到中斷信息后，按照操作動作組幀，通過FPGA的串口模塊發送幀信息給相關的外部設備；其中，一個串口模塊對應一個外部設備；

(7)FPGA的串口模塊獲取對應的外部設備上報的工況信息，并發送到單片機，單片機解析工況信息內容并判斷設備的狀態，將工況信息內容重新組幀后通過網絡連接轉發給上位機。

2.根據權利要求1所述的一種適用于多設備的時序控制方法,其特征在于，步驟⑵包括以下步驟：

(201)在時序控制單元的FPGA中設計一個時間維護模塊和一個時間緩存模塊；

(202)時序控制單元的單片機讀取網絡模塊中緩存的數據，將獲取到的上位機設置的基準時間解析并判斷正確后設置到FPGA的時間維護模塊中；

(203)FPGA的時間維護模塊通過本地的10MHz的鐘分頻得到1000pps的時鐘，根據基準時間產生本地毫秒鐘；

(204)FPGA的時間維護模塊通過外接系統提供的1pps對本地毫秒鐘進行復位，來更新本地時間，并將本地時間發送到FPGA的時間緩存模塊。

3.根據權利要求1所述的一種適用于多設備的時序控制方法,其特征在于，步驟(7)包括以下步驟：

(701)每個串口模塊的收模塊分別接收對應的外部設備的信息并存儲在數據緩存空間內；若數據緩存空間內有數據信息，則對外輸出高電平數據標志位，否則，對外輸出低電平數據標志位；

(702)單片機讀取FPGA內部當前串口模塊的數據標志位；

(703)單片機判斷當前串口模塊的數據標志位是否為高電平，如果是，轉入(704)否則，將下一路串口模塊作為當前串口模塊，轉入(702)；

(704)單片機按照數據信息的長度讀取當前串口模塊的數據緩存空間中緩存的數據信息；

(705)單片機判斷數據信息的校驗是否正確，如果是，則執行(706)；否則，將下一路串口模塊作為當前串口模塊，轉入(702)；

(706)單片機將讀取的數據解析后提取設備的工況信息；并將設備的工況信息按照幀格式重組后發送到網絡模塊，網絡模塊將重新組幀后的工況信息傳輸給上位機；

(707)將下一路串口模塊作為當前串口模塊，轉入(702)，直到每一路串口模塊中的數據讀取完成。