[發(fā)明專利]芯片封裝體及其制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711438778.0
• 申請(qǐng)日: 2017-12-25
• 公開（公告）號(hào): CN108288608B
• 公開（公告）日: 2020-03-10
• 發(fā)明（設(shè)計(jì)）人: 汪民
• 申請(qǐng)（專利權(quán)）人: 通富微電子股份有限公司
• 主分類號(hào): H01L23/48
• 分類號(hào): H01L23/48;H01L23/31;H01L21/50;H01L21/56
• 代理公司: 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 鐘子敏

本發(fā)明公開了一種芯片封裝體及其制備方法，該芯片封裝體包括層疊設(shè)置的第一封裝體和第二封裝體，該第一封裝體包括：第一基板；第一芯片，第一芯片設(shè)置在第一基板上和第二封裝體之間，芯片一面設(shè)有作為端口的第一凸點(diǎn)，第一凸點(diǎn)設(shè)置在第一芯片背向第一基板一側(cè)；第一塑封體，塑封體設(shè)置在第一基板具有第一芯片的一側(cè)，用于包封芯片；其中，第一凸點(diǎn)連通至第一塑封體的外部，用于在第一塑封體背向第一基板一側(cè)與第二封裝體內(nèi)元件連接。通過上述方式，本發(fā)明能夠提高芯片封裝體的質(zhì)量，減小芯片封裝體的厚度。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片封裝技術(shù)領(lǐng)域，特別是涉及一種芯片封裝體及其制備方法。

背景技術(shù)

封裝，是把集成電路裝配為芯片最終產(chǎn)品的過程，即將生產(chǎn)出來的集成電路裸片放在一塊起到承載作用的基板上，把管腳引出來，然后固定包裝成為一個(gè)整體。

作為目前封裝高密集成的主要方式，疊層封裝(package on package，POP)得到越來越多的重視。

然而，本申請(qǐng)的發(fā)明人在長(zhǎng)期的研究發(fā)明過程中發(fā)現(xiàn)，在POP結(jié)構(gòu)中，下封裝體的芯片通常以倒裝的方式連接于下封裝體中的基板上。這樣的結(jié)構(gòu)使得在對(duì)下芯片進(jìn)行注塑時(shí)需要采用底部填充的方式，從而容易產(chǎn)生孔洞；同時(shí)，倒裝連接的方式會(huì)使得整個(gè)封裝結(jié)構(gòu)厚度增大，不能夠滿足當(dāng)前電子產(chǎn)品輕薄化的需求。

發(fā)明內(nèi)容

本發(fā)明主要解決的技術(shù)問題是提供一種芯片封裝體及其制備方法，能夠提高芯片封裝體的質(zhì)量，減小芯片封裝體的厚度。

為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是：提供一種芯片封裝體，所述芯片封裝體包括層疊設(shè)置的第一封裝體和第二封裝體，所述第一封裝體包括：第一基板；第一芯片，所述第一芯片設(shè)置在所述第一基板上和所述第二封裝體之間，所述第一芯片一面設(shè)有作為端口的第一凸點(diǎn)，所述第一凸點(diǎn)設(shè)置在所述第一芯片背向所述第一基板一側(cè)；第一塑封體，所述第一塑封體設(shè)置在所述第一基板具有所述第一芯片的一側(cè)，用于包封所述第一芯片；其中，所述第一凸點(diǎn)連通至所述第一塑封體的外部，用于在所述第一塑封體背向所述第一基板一側(cè)與所述第二封裝體內(nèi)元件連接。

為解決上述技術(shù)問題，本發(fā)明采用的又一個(gè)技術(shù)方案是：提供一種芯片封裝體的制備方法，所述芯片封裝體包括層疊設(shè)置的第一封裝體和第二封裝體，所述方法包括：將第一芯片設(shè)置在第一基板上，其中，所述第一芯片背向所述第一基板一側(cè)設(shè)置有第一凸點(diǎn)；采用壓合注塑工藝在所述第一芯片背向所述第一基板一側(cè)形成第一塑封體，其中，所述第一凸點(diǎn)連通至所述第一塑封體的外部；在所述第一塑封體背向所述基板一側(cè)設(shè)置所述第二封裝體，以使得所述第二封裝體通過所述第一凸點(diǎn)與所述第一封裝體連接，以形成所述芯片封裝體。

本發(fā)明的有益效果是：區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明芯片封裝體中將設(shè)置在底部的第一封裝體中第一芯片的第一凸點(diǎn)朝上設(shè)置在第一基板上，這樣的設(shè)置方式使得在對(duì)第一芯片進(jìn)行塑封時(shí)減少由于采用底部填充的注塑方式而產(chǎn)生孔洞的風(fēng)險(xiǎn)，提高芯片封裝體的質(zhì)量；進(jìn)而，由于在塑封時(shí)，無需考慮第一芯片與第一封裝體頂部之間的預(yù)留距離的問題，從而能夠在一定程度上減小芯片封裝體的厚度。

附圖說明

圖1是對(duì)照技術(shù)中芯片封裝體一實(shí)施方式的結(jié)構(gòu)示意圖；

圖2是對(duì)照技術(shù)中芯片封裝體另一實(shí)施方式的結(jié)構(gòu)示意圖；

圖3是本發(fā)明芯片封裝體一實(shí)施方式的結(jié)構(gòu)示意圖；

圖4是本發(fā)明芯片封裝體一實(shí)施方式中轉(zhuǎn)接體的結(jié)構(gòu)示意圖

圖5是本發(fā)明芯片封裝體制備方法一實(shí)施方式的流程示意圖；

圖6是本發(fā)明芯片封裝體制備方法一實(shí)施方式的流程示意圖；

圖7至圖12是本發(fā)明芯片封裝體制備方法一實(shí)施方式中的結(jié)構(gòu)示意圖。

具體實(shí)施方式