[發(fā)明專利]封裝元件及其制作方法

在審

• 申請?zhí)枺?/td>: 201711433952.2
• 申請日: 2017-12-26
• 公開（公告）號: CN109326569A
• 公開（公告）日: 2019-02-12
• 發(fā)明（設(shè)計）人: 周學(xué)軒;范家杰;王冠人;王程麒;林宜宏;宋立偉
• 申請（專利權(quán)）人: 群創(chuàng)光電股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/528;H01L21/56;H01L21/60
• 代理公司: 北京科龍寰宇知識產(chǎn)權(quán)代理有限責(zé)任公司 11139
• 代理人: 孫皓晨

本發(fā)明公開了一種封裝元件及其制作方法，該封裝元件包括導(dǎo)電墊、保護(hù)區(qū)塊以及重布線層。保護(hù)區(qū)塊設(shè)置于導(dǎo)電墊上。重布線層設(shè)置于保護(hù)區(qū)塊上，且導(dǎo)電墊通過保護(hù)區(qū)塊電連接至重布線層。

技術(shù)領(lǐng)域

本發(fā)明涉及一種封裝元件以及其制作方法，特別是涉及一種使用面板級扇出型封裝(fan-out panel level package,FOPLP)技術(shù)的封裝元件以及其制作方法。

背景技術(shù)

在電子元件封裝技術(shù)中，晶圓級扇出型封裝(fan-out wafer level package，F(xiàn)OWLP)技術(shù)是將電子元件制作于晶圓上，進(jìn)行封裝與切割。然而，由于現(xiàn)今常見的大尺寸晶圓的直徑僅約300毫米(mm)，因此在晶圓上能同時制作封裝的電子元件數(shù)量有限，為此業(yè)界開發(fā)出面板級扇出型封裝(FOPLP)技術(shù)取代晶圓級封裝技術(shù)。

于現(xiàn)有面板級扇出型封裝技術(shù)中，一般會將重布線層(redistribution layer)制作于硬質(zhì)載板上，再將電子元件設(shè)置于重布線層上，然后才將硬質(zhì)載板從重布線層上剝離。然而，重布線層的下表面除了導(dǎo)電墊之外還會有重布線層的介電層暴露出，因此在清洗與蝕刻過程中介電層將相對于導(dǎo)電墊容易受到過度蝕刻，造成重布線層中的結(jié)構(gòu)受到破壞，影響整個封裝元件的特性。有鑒于此，傳統(tǒng)面板級扇出型封裝方法仍有待進(jìn)一步改善。

發(fā)明內(nèi)容

本發(fā)明的一實(shí)施例提供一種封裝元件，包括導(dǎo)電墊、保護(hù)區(qū)塊以及重布線層。保護(hù)區(qū)塊設(shè)置于導(dǎo)電墊上。重布線層設(shè)置于保護(hù)區(qū)塊上，且導(dǎo)電墊通過保護(hù)區(qū)塊電連接至重布線層。

本發(fā)明的實(shí)施例還提供一種封裝元件的制作方法。首先，于載板上形成離型層。然后，于離型層上形成保護(hù)層與導(dǎo)電墊，其中導(dǎo)電墊設(shè)置于保護(hù)層的一側(cè)上。接著，于保護(hù)層與導(dǎo)電墊上形成重布線層。隨后，移除離型層與載板，并蝕刻保護(hù)層。

本發(fā)明提供的封裝元件以及其制作方法是在形成離型層與形成重布線層之間進(jìn)一步形成整面覆蓋的保護(hù)層，以保護(hù)所形成的重布線層免于在清洗制程或蝕刻制程受到損壞，進(jìn)而使清洗制程可有效地清潔保護(hù)層或?qū)щ妷|的下表面。藉此，可有助于將導(dǎo)電球黏著于導(dǎo)電墊的下表面，以避免因?qū)щ娗蚺c導(dǎo)電墊的接合不佳所產(chǎn)生的高阻值或因?qū)щ娗驈膶?dǎo)電墊脫落所產(chǎn)生的斷路，進(jìn)而提高產(chǎn)品合格率。

附圖說明

圖1、圖2為本發(fā)明第一實(shí)施例的封裝元件的制作方法示意圖；

圖3～圖5為本發(fā)明第二實(shí)施例的封裝元件的制作方法示意圖；

圖6、圖7為本發(fā)明第三實(shí)施例的封裝元件的制作方法示意圖；

圖8、圖9為本發(fā)明第四實(shí)施例的封裝元件的制作方法示意圖；

圖10為本發(fā)明的封裝元件應(yīng)用至電子設(shè)備的一實(shí)例的示意圖。

附圖標(biāo)記說明：100、300、600-封裝元件；102-載板；104-離型層；106、306、426b-導(dǎo)電墊；108、308、426a、508-保護(hù)層；108a、508a-保護(hù)區(qū)塊；110-重布線層；112a-第一介電層；112b-第二介電層；112c-第三介電層；112v-通孔；114a-第一圖案化導(dǎo)電層；114b-第二圖案化導(dǎo)電層；114c-第三圖案化導(dǎo)電層；1141-導(dǎo)線；1142-接墊；116-接合材料；118-電子元件；118a-芯片接墊；120-封膠層；124-導(dǎo)電球；426-導(dǎo)電層；D1-切割線；Z-俯視方向；EA-電子設(shè)備。

具體實(shí)施方式

為使本領(lǐng)域技術(shù)人員能更進(jìn)一步了解本發(fā)明，以下特列舉本發(fā)明的實(shí)施例，并配合附圖詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。須注意的是，附圖均為簡化的示意圖，因此，僅顯示與本發(fā)明有關(guān)之元件與組合關(guān)系，以對本發(fā)明的基本架構(gòu)或?qū)嵤┓椒ㄌ峁└宄拿枋觯鴮?shí)際的元件與布局可能更為復(fù)雜。另外，為了方便說明，本發(fā)明的各附圖中所示的元件并非以實(shí)際實(shí)施的數(shù)目、形狀、尺寸做等比例繪制，其詳細(xì)的比例可依照設(shè)計的需求進(jìn)行調(diào)整。