[發明專利]半導體器件及其制造方法

在審

• 申請號: 201711433812.5
• 申請日: 2017-12-26
• 公開（公告）號: CN108257970A
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 川嶋祥之;橋本孝司
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;董典紅

本申請涉及半導體器件及其制造方法。提供其中單元尺寸小并且讀取操作中的干擾被抑制的半導體器件以及用于制造該半導體器件的方法。第一存儲器單元具有第一存儲器晶體管。第二存儲器單元具有第二存儲器晶體管。控制柵極由第一存儲器單元和第二存儲器單元共享。在平面圖中，控制柵極被夾在第一存儲器晶體管的第一存儲器柵極和第二存儲器晶體管的第二存儲器柵極之間。

相關申請的交叉引用

這里通過參考并入2016年12月27日提交的日本專利申請No.2016-252691的全部公開內容，包括說明書、附圖和摘要。

技術領域

本發明涉及半導體器件及其制造方法。

背景技術

一些半導體器件包括非易失性存儲器。非易失性存儲器是即使在電源關閉的情況下也保留存儲數據的元件。通過在用于邏輯操作的半導體器件中使用的半導體襯底上方安裝非易失性存儲器，可以提供功能強大的半導體器件。包括這種非易失性存儲器的半導體器件被廣泛用作工業機器、家用電器、車載設備等中的嵌入式微型計算機。

一種類型的非易失性存儲器單元結構是包括兩個晶體管的單元結構：用于選擇的晶體管和用于存儲器的晶體管。例如在日本未審查專利申請公開No.2004-200504中公開了這種類型的單元結構。

選擇晶體管選擇非易失性存儲器的單元。存儲器晶體管通過電荷累積改變閾值電壓來存儲數據。存儲器晶體管具有MONOS(金屬氧化物氮化物氧化物半導體)結構。

另一種類型的非易失性存儲器單元結構是僅具有用于電荷累積的存儲器晶體管的結構。

發明內容

對于如上所述使用兩個晶體管的存儲器單元結構，一個問題是由于使用兩個晶體管，單元尺寸必須足夠大以容納晶體管。

另一方面，對于如上所述僅使用一個晶體管的存儲器單元結構，一個問題是由于在讀取操作中發生干擾，所以可靠性低。

本說明書和附圖中的以下詳細描述將更充分地顯現本發明的上述和進一步的目的和新穎特征。

根據本發明的一個方面，提供了一種半導體器件，其中第一存儲器單元具有第一存儲器晶體管，第二存儲器單元具有第二存儲器晶體管，并且控制柵極被第一存儲器單元和第二存儲器單元共享。在平面圖中，控制柵極被夾在第一存儲器晶體管的第一存儲器柵極和第二存儲器晶體管的第二存儲器柵極之間。

根據本發明的第二方面，第一存儲器晶體管具有第一存儲器柵極，并且選擇晶體管具有控制柵極。第一存儲器晶體管和選擇晶體管共享在平面圖中設置在第一存儲器柵極和控制柵極之間的第一雜質區域。第一源極線電耦合到第一雜質區域。

根據第一實施例和第二實施例，可以提供單元尺寸小并且抑制了讀取操作中的干擾的半導體器件及其制造方法。

附圖說明

圖1是示意性示出根據本發明第一實施例的芯片形式的半導體器件的結構的平面圖；

圖2是在圖1所示的半導體器件中的存儲器單元陣列中形成的存儲器單元的電路圖；

圖3是示出圖1所示的半導體器件中的存儲器單元陣列區域的一部分的平面圖；

圖4是沿圖3的IV-IV線的示意截面圖；

圖5A和圖5B示出了圖3和圖4所示的存儲器的讀取操作和寫入操作，其中圖5A表示讀取操作，圖5B表示寫入操作；

圖6是示出圖3和圖4所示的半導體器件的制造方法的第一步驟的示意截面圖；

圖7是示出圖3和圖4所示的半導體器件的制造方法的第二步驟的示意截面圖；