[發明專利]半導體器件及其制造方法

在審

• 申請號: 201711433812.5
• 申請日: 2017-12-26
• 公開（公告）號: CN108257970A
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 川嶋祥之;橋本孝司
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;董典紅

1.一種半導體器件，包括：

具有主表面的半導體襯底；

具有第一存儲器晶體管的第一存儲器單元；和

具有第二存儲器晶體管的第二存儲器單元，

所述第一存儲器晶體管包括：

第一電荷累積膜，設置在所述半導體襯底的所述主表面上方；和

第一存儲器柵極，設置在所述第一電荷累積膜上方，

所述第二存儲器晶體管包括：

第二電荷累積膜，設置在所述半導體襯底的所述主表面上方；和

第二存儲器柵極，設置在所述第二電荷累積膜上方；以及

所述器件還包括：

控制柵極，所述控制柵極由所述第一存儲器單元和所述第二存儲器單元共享并且用于選擇所述第一存儲器晶體管和所述第二存儲器晶體管，

其中在平面圖中，所述控制柵極被夾在所述第一存儲器柵極與所述第二存儲器柵極之間。

2.根據權利要求1所述的半導體器件，還包括：

第一雜質區域，設置在所述半導體襯底的所述主表面中，并且在平面圖中位于所述控制柵極和所述第一存儲器柵極之間；

第一源極線，電耦合到所述第一雜質區域；

第二雜質區域，設置在所述半導體襯底的所述主表面中，并且在平面圖中位于所述控制柵極和所述第二存儲器柵極之間；以及

第二源極線，電耦合到所述第二雜質區域。

3.根據權利要求2所述的半導體器件，還包括：

第三雜質區域，設置在所述半導體襯底的所述主表面中，并且在平面圖中與所述第一雜質區域夾住所述第一存儲器柵極；

第四雜質區域，設置在所述半導體襯底的所述主表面中，并且在平面圖中與所述第二雜質區域夾住所述第二存儲器柵極；

第一位線，電耦合到所述第三雜質區域；和

第二位線，電耦合到所述第四雜質區域，并且在平面圖中平行于所述第一位線而延伸。

4.根據權利要求1所述的半導體器件，其中，在所述第一存儲器柵極與所述半導體襯底的所述主表面之間、在所述第二存儲器柵極與所述半導體襯底的所述主表面之間以及在所述控制柵極與所述半導體襯底的所述主表面之間設置層疊結構，在所述層疊結構中按順序堆疊第一氧化硅膜、氮化硅膜和第二氧化硅膜。

5.一種半導體器件，包括：

具有主表面的半導體襯底；

第一存儲器晶體管，具有設置在所述半導體襯底的所述主表面上方的第一電荷累積膜和設置在所述第一電荷累積膜上方的第一存儲器柵極；

選擇晶體管，具有以與所述半導體襯底隔離的方式設置在所述半導體襯底的所述主表面上方的控制柵極；和

第一源極線，

其中所述第一存儲器晶體管和所述選擇晶體管共享在平面圖中設置在所述第一存儲器柵極與所述控制柵極之間的第一雜質區域，以及

其中所述第一源極線被電耦合到所述第一雜質區域。

6.根據權利要求5所述的半導體器件，還包括：

第二存儲器晶體管，具有設置在所述半導體襯底的所述主表面上方的第二電荷累積膜和設置在所述第二電荷累積膜上方的第二存儲器柵極；和

第二源極線，

其中所述第二存儲器晶體管和所述選擇晶體管共享在平面圖中位于所述第二存儲器柵極和所述控制柵極之間的第二雜質區域，以及

其中所述第二源極線被電耦合到所述第二雜質區域。

7.根據權利要求6所述的半導體器件，

其中所述第一存儲器晶體管、所述第二存儲器晶體管和所述選擇晶體管中的每一個的柵極絕緣膜都具有層疊結構，在所述層疊結構中按順序堆疊第一氧化硅膜、氮化硅膜和第二氧化硅膜。