[發(fā)明專利]一種實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法

在審

• 申請?zhí)枺?/td>: 201711433128.7
• 申請日: 2017-12-26
• 公開（公告）號(hào): CN108365917A
• 公開（公告）日: 2018-08-03
• 發(fā)明（設(shè)計(jì)）人: 羅寶填;陳青松
• 申請（專利權(quán)）人: 三維通信股份有限公司
• 主分類號(hào): H04L1/00
• 分類號(hào): H04L1/00;H04L12/24
• 代理公司: 杭州九洲專利事務(wù)所有限公司 33101
• 代理人: 陳繼亮

本發(fā)明提供了一種實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法，DAS系統(tǒng)分為接入單元(AU)、擴(kuò)展單元(EU)以及遠(yuǎn)端覆蓋單元(RU)。各單元之間采用CPRI幀或重新封裝過的CPRI幀進(jìn)行數(shù)據(jù)傳輸，發(fā)送端對傳輸?shù)臄?shù)據(jù)進(jìn)行校驗(yàn)，并將校驗(yàn)值一起發(fā)送到接收端，接收端對接收的數(shù)據(jù)和校驗(yàn)值重新校驗(yàn)，實(shí)現(xiàn)對數(shù)據(jù)傳輸可靠性的實(shí)時(shí)監(jiān)控和統(tǒng)計(jì)。為了系統(tǒng)的穩(wěn)定可靠工作，采用多次讀取錯(cuò)誤寄存器，連續(xù)超過門限累計(jì)和多次PHY重新自適應(yīng)的方式，讓設(shè)備嘗試恢復(fù)正常工作，在嘗試失敗后產(chǎn)生告警通知管理員的一系列措施。

技術(shù)領(lǐng)域

本發(fā)明涉及室內(nèi)分布式天線系統(tǒng)(DAS)領(lǐng)域，尤其涉及一種實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法。

背景技術(shù)

隨著移動(dòng)互聯(lián)網(wǎng)的迅猛發(fā)展，室內(nèi)分布系統(tǒng)需要進(jìn)行替換、升級，以提供更好的信號(hào)覆蓋。為了減小工程施工成本以及難度，希望能在原有的室內(nèi)分布設(shè)備上進(jìn)行更新升級，盡可能少的替換之前的設(shè)備。利用建筑物內(nèi)現(xiàn)有的大量的CAT6/CAT5線纜，實(shí)現(xiàn)數(shù)據(jù)的傳輸，完成信號(hào)覆蓋，成為了最優(yōu)的選擇。

以前的DAS系統(tǒng)都是用光纖進(jìn)行數(shù)據(jù)傳輸，光纖具有抗電磁干擾好、保密性強(qiáng)、速度快、傳輸可靠性強(qiáng)等特點(diǎn)。雙絞線相對光纖抗電磁干擾性要差一些，容易受到外界的干擾。為了不影響信號(hào)覆蓋，干擾基站的正常工作，必須對雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃赃M(jìn)行實(shí)時(shí)監(jiān)控。

本文基于上述的背景下，提出一種實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法，保證數(shù)據(jù)傳輸?shù)姆€(wěn)定，可靠，實(shí)現(xiàn)優(yōu)質(zhì)的信號(hào)覆蓋。

發(fā)明內(nèi)容

本發(fā)明提供一種實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法。

本發(fā)明的技術(shù)方案是：

1、DAS系統(tǒng)中分別有AU(Access Unit接入單元)、EU(Expansion Unit遠(yuǎn)端單元)和RU(Remote Unit擴(kuò)展單元)。各單元均設(shè)置有支持IEEE802.3an和IEEE 802.3bz標(biāo)準(zhǔn)的PHY芯片通過雙絞線連接。

2、DAS系統(tǒng)中各AU(Access Unit接入單元)、EU(Expansion Unit遠(yuǎn)端單元)和RU(Remote Unit擴(kuò)展單元)的FPGA內(nèi)部形成的CPRI幀，CPRI幀不僅傳輸了控制字，IQ數(shù)據(jù)，還增加了對IQ數(shù)據(jù)的校驗(yàn)，IQ數(shù)據(jù)的校驗(yàn)方法采用的CRC校驗(yàn)。

3、接收端對接收到的IQ數(shù)據(jù)和校驗(yàn)值進(jìn)行重新校驗(yàn)，當(dāng)出現(xiàn)校驗(yàn)不對時(shí)，在FPGA中對錯(cuò)誤寄存器進(jìn)行累加。

4、接收端的錯(cuò)誤寄存器有兩個(gè)。第一個(gè)用于判斷當(dāng)前的數(shù)據(jù)傳輸鏈路是否適合正常工作；第二個(gè)用于記錄數(shù)據(jù)傳輸鏈路長時(shí)間工作的誤碼率，反應(yīng)數(shù)據(jù)傳輸質(zhì)量。

5、用第一個(gè)寄存器判斷鏈路是否適合正常工作的方法是：由ARM讀取這個(gè)寄存器值，并進(jìn)行定時(shí)清零，當(dāng)連續(xù)出現(xiàn)寄存器超過一定門限時(shí)，讓接收端的PHY對數(shù)據(jù)鏈路重新自適應(yīng)。如果重新自適應(yīng)后，第一個(gè)寄存器不再出現(xiàn)連續(xù)超過門限的情況，認(rèn)為數(shù)據(jù)鏈路進(jìn)行正常工作的狀態(tài)。如果重新自適應(yīng)后，仍然出現(xiàn)連續(xù)超過門限的情況，產(chǎn)生一個(gè)告警并關(guān)閉當(dāng)前的數(shù)據(jù)通道。

6、產(chǎn)生告警，關(guān)閉數(shù)據(jù)通道，需要管理員進(jìn)行排除告警，再恢復(fù)到正常的狀態(tài)。

附圖說明

圖1是本發(fā)明中發(fā)送端和接收端框架的示意圖；

圖2是本發(fā)明中把CPRI幀包含信息示意圖；

圖3是本發(fā)明中實(shí)時(shí)監(jiān)控錯(cuò)誤寄存器的流程圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步介紹：