[發(fā)明專利]一種實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201711433128.7
• 申請(qǐng)日: 2017-12-26
• 公開（公告）號(hào): CN108365917A
• 公開（公告）日: 2018-08-03
• 發(fā)明（設(shè)計(jì)）人: 羅寶填;陳青松
• 申請(qǐng)（專利權(quán)）人: 三維通信股份有限公司
• 主分類號(hào): H04L1/00
• 分類號(hào): H04L1/00;H04L12/24
• 代理公司: 杭州九洲專利事務(wù)所有限公司 33101
• 代理人: 陳繼亮

1.一種實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法，所述DAS系統(tǒng)包括接入單元AU、遠(yuǎn)端單元EU和擴(kuò)展單元RU，所述接入單元AU、遠(yuǎn)端單元EU和擴(kuò)展單元RU各設(shè)有FPGA模塊，其特征在于：所述接入單元AU、遠(yuǎn)端單元EU和擴(kuò)展單元RU各單元之間通過PHY芯片雙絞線連接，將數(shù)據(jù)CPRI幀或重新封裝過的CPRI幀進(jìn)行傳輸，在發(fā)送端中對(duì)傳輸?shù)臄?shù)據(jù)進(jìn)行校驗(yàn)，并把校驗(yàn)值在CPRI幀中發(fā)送到接收端；接收端對(duì)接收到的數(shù)據(jù)進(jìn)行重新校驗(yàn)和接收到的校驗(yàn)值進(jìn)行對(duì)比校驗(yàn)。

2.根據(jù)權(quán)利要求書1所述的實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法，其特征在于：在記錄校驗(yàn)方式上，采用兩個(gè)錯(cuò)誤寄存器；在出現(xiàn)校驗(yàn)不對(duì)時(shí)，對(duì)錯(cuò)誤寄存器進(jìn)行累加；第一個(gè)用于判斷當(dāng)前的數(shù)據(jù)傳輸鏈路是否適合正常工作；第二個(gè)用于記錄數(shù)據(jù)傳輸鏈路長時(shí)間工作的誤碼率，反應(yīng)數(shù)據(jù)傳輸質(zhì)量。

3.根據(jù)權(quán)利要求1所述的實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法，其特征在于：發(fā)送端的CPRI幀組幀，對(duì)傳輸數(shù)據(jù)的校驗(yàn)，接收端的CPRI同步，解幀，對(duì)接收到的數(shù)據(jù)進(jìn)行校驗(yàn)，出現(xiàn)校驗(yàn)錯(cuò)誤計(jì)數(shù)累加均在所述FPGA模塊中實(shí)現(xiàn)；對(duì)校驗(yàn)錯(cuò)誤計(jì)數(shù)累加清零，連續(xù)超過門限判斷，是否對(duì)所述PHY重新自適應(yīng)均由ARM完成。

4.根據(jù)權(quán)利要求1所述的實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法，其特征在于：DAS系統(tǒng)運(yùn)行時(shí)，為了系統(tǒng)的穩(wěn)定可靠工作，采用多次讀取錯(cuò)誤寄存器，連續(xù)超過門限累計(jì)和多次所述PHY重新自適應(yīng)的三種方法結(jié)合起來，實(shí)現(xiàn)排除誤判斷，嘗試恢復(fù)正常工作，達(dá)到實(shí)時(shí)監(jiān)控和提高數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

5.根據(jù)權(quán)利要求1所述的實(shí)時(shí)監(jiān)控和提高雙絞線DAS系統(tǒng)數(shù)據(jù)傳輸可靠性的方法，其特征在于：在多次對(duì)所述PHY重新自適應(yīng)，仍然無法達(dá)到系統(tǒng)正確工作的要求時(shí)，產(chǎn)生告警通過管理員，并關(guān)閉數(shù)據(jù)傳輸鏈路，需要管理員進(jìn)行排除告警后，才能正常工作，避免由于數(shù)據(jù)傳輸鏈路的不可靠，造成基站的不正常工作。