[發(fā)明專(zhuān)利]一種通用伺服控制處理器

在審

• 申請(qǐng)?zhí)枺?/td>: 201711431892.0
• 申請(qǐng)日: 2017-12-26
• 公開(kāi)（公告）號(hào): CN109960188A
• 公開(kāi)（公告）日: 2019-07-02
• 發(fā)明（設(shè)計(jì)）人: 胡小開(kāi)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 寧波菲仕運(yùn)動(dòng)控制技術(shù)有限公司
• 主分類(lèi)號(hào): G05B19/042
• 分類(lèi)號(hào): G05B19/042
• 代理公司: 江蘇斐多律師事務(wù)所 32332
• 代理人: 王長(zhǎng)征

1.一種通用伺服控制處理器，其特征在于：包括程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、指令獲取模塊、指令解碼模塊和指令執(zhí)行模塊，所述程序存儲(chǔ)器與所述指令獲取模塊連接，所述數(shù)據(jù)存儲(chǔ)器與所述指令解碼模塊連接，所述指令獲取模塊與所述指令解碼模塊連接，所述指令解碼模塊與所述指令執(zhí)行模塊連接，所述程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器均連接有控制器接口；

所述程序存儲(chǔ)器用于通過(guò)控制器接口存儲(chǔ)程序指令，所述數(shù)據(jù)存儲(chǔ)器用于通過(guò)控制器接口存儲(chǔ)處理器執(zhí)行所需的數(shù)據(jù)，所述指令獲取模塊用于從程序存儲(chǔ)器中讀取程序指令并發(fā)送程序指令到指令解碼模塊，所述指令解碼模塊用于將程序指令解碼為地址和計(jì)算模式并通過(guò)地址獲取數(shù)據(jù)存儲(chǔ)器內(nèi)的數(shù)據(jù)，所述指令執(zhí)行模塊用于根據(jù)計(jì)算模式對(duì)指令解碼模塊獲取的數(shù)據(jù)進(jìn)行計(jì)算處理并將處理后的結(jié)果反饋給指令解碼模塊，所述指令解碼模塊用于通過(guò)地址將指令執(zhí)行模塊計(jì)算處理后的結(jié)果寫(xiě)入數(shù)據(jù)存儲(chǔ)器內(nèi)。

2.根據(jù)權(quán)利要求1所述的通用伺服控制處理器，其特征在于：所述程序存儲(chǔ)器包括雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二，所述雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二均包括寫(xiě)數(shù)據(jù)輸入端口、寫(xiě)地址輸入端口、讀地址輸入端口和讀數(shù)據(jù)輸出端口，所述雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的寫(xiě)數(shù)據(jù)輸入端口均通過(guò)移位寄存器與所述控制器接口連接，所述雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的寫(xiě)地址輸入端口均與所述控制器接口連接，所述雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的讀地址輸入端口均與指令獲取模塊連接，所述雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的讀數(shù)據(jù)輸出端口均與指令獲取模塊連接；

所述控制器接口用于通過(guò)移位寄存器向雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的寫(xiě)數(shù)據(jù)輸入端口寫(xiě)入程序指令，所述控制器接口用于向雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的寫(xiě)地址輸入端口寫(xiě)入地址，所述指令獲取模塊用于向雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的讀地址輸入端口輸入讀取地址，所述指令獲取模塊用于從雙端口存儲(chǔ)器一和雙端口存儲(chǔ)器二的讀數(shù)據(jù)輸出端口讀取與讀取地址相匹配的程序指令。

3.根據(jù)權(quán)利要求2所述的通用伺服控制處理器，其特征在于：所述數(shù)據(jù)存儲(chǔ)器包括雙端口存儲(chǔ)器三和雙端口存儲(chǔ)器四，所述雙端口存儲(chǔ)器三和雙端口存儲(chǔ)器四均與所述控制器接口連接，所述雙端口存儲(chǔ)器三和雙端口存儲(chǔ)器四均通過(guò)指令解碼接口與指令解碼模塊連接；所述數(shù)據(jù)存儲(chǔ)器用于通過(guò)外界雙緩存切換信號(hào)協(xié)調(diào)控制器接口和指令解碼接口對(duì)雙端口存儲(chǔ)器三和雙端口存儲(chǔ)器四的訪問(wèn)。

4.根據(jù)權(quán)利要求3所述的通用伺服控制處理器，其特征在于：所述指令獲取模塊包括累加寄存器、自動(dòng)移位模塊和讀取模塊，所述累加寄存器用于根據(jù)外界觸發(fā)信號(hào)自動(dòng)累加地址值，所述自動(dòng)移位模塊用于停止地址的累加并通過(guò)數(shù)據(jù)得到移位數(shù)從而獲得讀取地址，所述自動(dòng)移位模塊用于自動(dòng)移位完成后恢復(fù)地址的累加從而獲得讀取地址，所述讀取模塊用于根據(jù)讀取地址獲取程序存儲(chǔ)器內(nèi)與讀取地址相匹配的程序指令。

5.根據(jù)權(quán)利要求4所述的通用伺服控制處理器，其特征在于：所述指令解碼模塊包括指令分解模塊、數(shù)據(jù)讀寫(xiě)模塊和模式輸出模塊，所述指令獲取模塊與所述指令分解模塊連接，所述指令分解模塊分別與數(shù)據(jù)讀寫(xiě)模塊和模式輸出模塊連接，所述數(shù)據(jù)讀寫(xiě)模塊與所述數(shù)據(jù)存儲(chǔ)器連接，所述模式輸出模塊和數(shù)據(jù)讀寫(xiě)模塊均與所述指令執(zhí)行模塊連接；

所述指令分解模塊用于將指令獲取模塊獲取的程序指令解碼為地址和DSP模式，所述數(shù)據(jù)讀寫(xiě)模塊用于根據(jù)地址讀取數(shù)據(jù)存儲(chǔ)器內(nèi)與地址相匹配的數(shù)據(jù)并發(fā)送該數(shù)據(jù)給指令執(zhí)行模塊，所述數(shù)據(jù)讀寫(xiě)模塊用于通過(guò)地址將指令執(zhí)行模塊計(jì)算處理后的結(jié)果寫(xiě)入數(shù)據(jù)存儲(chǔ)器內(nèi)，所述模式輸出模塊用于將DSP模式解碼為計(jì)算模式并發(fā)送計(jì)算模式給指令執(zhí)行模塊。

6.根據(jù)權(quán)利要求5所述的通用伺服控制處理器，其特征在于：所述指令執(zhí)行模塊包括算術(shù)邏輯單元，所述算術(shù)邏輯單元包括預(yù)加器、預(yù)調(diào)器、乘法器、累加器、限值器、移位器、飽和器、模式信號(hào)調(diào)整器、復(fù)用器和若干個(gè)寄存器，所述算術(shù)邏輯單元用于將指令解碼模塊內(nèi)的數(shù)據(jù)讀寫(xiě)模塊輸出的數(shù)據(jù)通過(guò)模式輸出模塊輸出的計(jì)算模式進(jìn)行計(jì)算處理并將計(jì)算處理后的結(jié)果反饋到指令解碼模塊內(nèi)的數(shù)據(jù)讀寫(xiě)模塊中。