[發明專利]可撓性芯片封裝

在審

• 申請號: 201711419264.0
• 申請日: 2017-12-25
• 公開（公告）號: CN109599370A
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 游政煌;王泰瑞;馮捷威;邱世冠;楊明桓
• 申請（專利權）人: 財團法人工業技術研究院;創智智權管理顧問股份有限公司
• 主分類號: H01L23/14
• 分類號: H01L23/14;H01L23/485;H01L23/498
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種可撓性芯片封裝，其包括：第一可撓性基板；第一重布線層，配置于所述第一可撓性基板上；第二可撓性基板；第二重布線層，配置于所述第二可撓性基板上；半導體芯片，配置于所述第一重布線層與所述第二重布線層之間，其中所述半導體芯片電連接至所述第一重布線層及所述第二重布線層至少其中一者；以及第一接合層，配置于所述第一重布線層與所述第二重布線層之間并且包覆所述半導體芯片，其中所述第一接合層、所述第一重布線層及所述第二重布線層位于所述第一可撓性基板與所述第二可撓性基板之間。

技術領域

本發明涉及一種芯片封裝，且特別是涉及一種可撓性芯片封裝。

背景技術

隨著科技的進步，電子產品無不朝向輕量化與微型化的趨勢發展。以智能型穿戴式電子裝置方面的應用為例，若所使用的多芯片封裝或系統級封裝具備可撓曲特性及/或耐沖擊特性將可確保封裝結構的可靠度，進而提升智能型穿戴式電子裝置的使用壽命。據此，如何制造出可兼顧可靠度、可撓曲特性及耐沖擊特性的封裝結構，實為目前業界研發的重點。

發明內容

本發明的目的在于提供一種使用可撓性基板以對半導體芯片進行封裝的可撓性芯片封裝。

依據本發明的一實施例，可撓性芯片封裝包括：第一可撓性基板；第一重布線層，配置于所述第一可撓性基板上；第二可撓性基板；第二重布線層，配置于所述第二可撓性基板上；半導體芯片，配置于所述第一重布線層與所述第二重布線層之間，其中所述半導體芯片電連接至所述第一重布線層及所述第二重布線層至少其中一者；以及第一接合層，配置于所述第一重布線層與所述第二重布線層之間并且包覆所述半導體芯片，其中所述第一接合層、所述第一重布線層及所述第二重布線層位于所述第一可撓性基板與所述第二可撓性基板之間。

依據本發明的另一實施例，可撓性芯片封裝包括：第一可撓性基板；重布線層，配置于所述第一可撓性基板上；第二可撓性基板；應力調整層，配置于所述第二可撓性基板上；半導體芯片，配置于所述重布線層與所述應力調整層之間并且電連接至所述重布線層；以及接合層，配置于所述重布線層與所述應力調整層之間并且包覆所述半導體芯片，其中所述接合層、所述重布線層及所述應力調整層位于所述第一可撓性基板與所述第二可撓性基板之間。

依據本發明的其他實施例，可撓性芯片封裝包括：第一可撓性基板；第一重布線層，配置于所述第一可撓性基板上；第二可撓性基板；第二重布線層，配置于所述第二可撓性基板上；半導體芯片，嵌于所述第一可撓性基板及所述第二可撓性基板至少其中一者內，其中所述半導體芯片電連接至所述第一重布線層及所述第二重布線層至少其中一者；以及各向異性接合層，配置于所述第一重布線層與所述第二重布線層之間，其中所述各向異性接合層、所述第一重布線層及所述第二重布線層位于所述第一可撓性基板與所述第二可撓性基板之間。

依據本發明的其他實施例，可撓性芯片封裝包括：第一可撓性基板；第一重布線層，配置于所述第一可撓性基板上；第二可撓性基板；第二重布線層，配置于所述第二可撓性基板上；半導體芯片，配置于所述第一可撓性基板及所述第二可撓性基板至少其中一者上，其中所述半導體芯片通過貫穿所述第一可撓性基板及所述第二可撓性基板至少其中一者的導電材料而電連接至所述第一重布線層及所述第二重布線層至少其中一者；以及各向異性接合層，配置于所述第一重布線層與所述第二重布線層之間，其中所述各向異性接合層、所述第一重布線層及所述第二重布線層位于所述第一可撓性基板與所述第二可撓性基板之間。

為讓本發明能更明顯易懂，下文特舉實施例，并配合所附的附圖作詳細說明如下。

附圖說明

圖1為本發明的第一實施例的一種可撓性芯片封裝的示意圖；

圖2至圖10為本發明的第一實施例的其他型態的可撓性芯片封裝的示意圖；

圖11為本發明的第二實施例的一種可撓性芯片封裝的示意圖；

圖12為本發明的第三實施例的一種可撓性芯片封裝的示意圖；