[發(fā)明專利]大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201711407550.5
• 申請(qǐng)日: 2017-12-22
• 公開（公告）號(hào): CN108183098A
• 公開（公告）日: 2018-06-19
• 發(fā)明（設(shè)計(jì)）人: 趙鶴然
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第四十七研究所
• 主分類號(hào): H01L25/065
• 分類號(hào): H01L25/065
• 代理公司: 沈陽科苑專利商標(biāo)代理有限公司 21002
• 代理人: 許宗富;周秀梅

1.一種大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：該封裝結(jié)構(gòu)包括儲(chǔ)存器芯片、膠粘劑、鍵合絲、基板和外殼；所述儲(chǔ)存器芯片為多個(gè)，采用垂直錯(cuò)層堆疊方式形成3D芯片組，各儲(chǔ)存器芯片之間采用膠粘劑粘接；所述3D芯片組采用膠粘劑粘接在基板上，基板采用膠粘劑固定在外殼上；所述3D芯片組與基板之間、3D芯片組與外殼之間、儲(chǔ)存器芯片與儲(chǔ)存器芯片之間均采用鍵合絲完成電連接。

2.根據(jù)權(quán)利要求1所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：該封裝結(jié)構(gòu)還包括蓋板，所述蓋板與外殼之間形成密封的封裝體，3D芯片組封裝于所述封裝體內(nèi)。

3.根據(jù)權(quán)利要求1所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：所述垂直錯(cuò)層堆疊方式是指各存儲(chǔ)器芯片沿垂直方向上堆疊，相鄰存儲(chǔ)器芯片在水平方向錯(cuò)開，且各存儲(chǔ)器芯片的中心點(diǎn)在垂直方向上重合。

4.根據(jù)權(quán)利要求1或3所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：所述封裝結(jié)構(gòu)中，各存儲(chǔ)器芯片的PAD點(diǎn)均設(shè)計(jì)在芯片上相對(duì)的兩側(cè)。

5.根據(jù)權(quán)利要求4所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：所述存儲(chǔ)器芯片的數(shù)量至少為2個(gè)，兩個(gè)相鄰芯片錯(cuò)開后，要保證既露出芯片PAD點(diǎn)，也有足夠大的粘接面。

6.根據(jù)權(quán)利要求3所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：所述存儲(chǔ)器芯片設(shè)計(jì)為長(zhǎng)方形，其長(zhǎng)度比寬度大至少4mm，以保證錯(cuò)開后能露出芯片PAD點(diǎn)。

7.根據(jù)權(quán)利要求1所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：所述存儲(chǔ)器電路中各芯片的連接關(guān)系為：各存儲(chǔ)器芯片之間為并聯(lián)關(guān)系；每個(gè)存儲(chǔ)器芯片的電源(VCC)并聯(lián)在一起；每個(gè)存儲(chǔ)器芯片的地(GND)并聯(lián)在一起；每個(gè)存儲(chǔ)器芯片的信號(hào)線Signal 1、Signal 2、Signal 3、……、Signal N并聯(lián)在一起；每個(gè)存儲(chǔ)器芯片的使能端Select 1、Select 2、Select 3、……、Select N單獨(dú)引出。

8.根據(jù)權(quán)利要求1所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：所述膠粘劑為環(huán)氧樹脂膠、聚氨酯、硅膠或合金焊料片；所述鍵合線為鋁硅絲、金絲、鋁絲或銅絲；所述基板為PCB基板或陶瓷基板；所述外殼為陶瓷管殼、金屬管殼或塑封材料；所述蓋板為金屬蓋板或陶瓷蓋板。

9.根據(jù)權(quán)利要求2所述的大容量存儲(chǔ)器電路的3D錯(cuò)層堆疊封裝結(jié)構(gòu)，其特征在于：所述基板與外殼為一體化結(jié)構(gòu)，或者為相互獨(dú)立的兩個(gè)組裝；所述外殼與蓋板之間的密封為平行縫焊、焊料環(huán)低溫?zé)Y(jié)密封、激光焊接或儲(chǔ)能焊密封方式。