[發(fā)明專利]一種FIR濾波器及其濾波方法

在審

• 申請?zhí)枺?/td>: 201711404640.9
• 申請日: 2017-12-22
• 公開（公告）號: CN107979355A
• 公開（公告）日: 2018-05-01
• 發(fā)明（設計）人: 周勇敢;李林峰;王小軍;李德榮;睢希;趙勇;仇妙月
• 申請（專利權）人: 西安烽火電子科技有限責任公司
• 主分類號: H03H17/02
• 分類號: H03H17/02;H03H17/06
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙)61218
• 代理人: 寇蘭英

1.一種FIR濾波器，所述FIR濾波器基于FPGA芯片實現，其特征在于，所述FIR濾波器包含：參數控制模塊、濾波系數雙口RAM模塊、運算控制模塊、輸入數據存儲模塊以及卷積運算模塊；

所述參數控制模塊上設置有第一參數輸出端，所述濾波系數雙口RAM模塊上設置有第一參數輸入端、第一運算控制輸入端以及濾波系數輸出端，所述運算控制模塊上設置有第一運算控制輸出端、第二運算控制輸出端以及第三運算控制輸出端，所述輸入數據存儲模塊上設置有第一數據輸入端、第二運算控制輸入端以及第一數據輸出端，所述卷積運算模塊上設置有第三運算控制輸入端、濾波系數輸入端、第二數據輸入端以及第二數據輸出端，且所述第二數據輸出端作為所述FIR濾波器的輸出端；

其中，所述參數控制模塊的第一參數輸出端與所述濾波系數雙口RAM模塊的第一參數輸入端電連接；

所述運算控制模塊的第一運算控制輸出端與所述濾波系數雙口RAM模塊的第一運算控制輸入端電連接，所述運算控制模塊的第二運算控制輸出端與所述輸入數據存儲模塊的第二運算控制輸入端電連接，所述運算控制模塊的第三運算控制輸出端與所述卷積運算模塊的第三運算控制輸入端電連接；

所述輸入數據存儲模塊的第一數據輸入端與外部輸入數據端電連接；

所述卷積運算模塊的濾波系數輸入端與所述濾波系數雙口RAM模塊的濾波系數輸出端電連接，所述卷積運算模塊的第二數據輸入端與所述輸入數據存儲模塊的第一數據輸出端電連接。

2.根據權利要求1所述的一種FIR濾波器，其特征在于，所述FIR濾波器還包含：高倍時鐘模塊和工作頻率設置模塊；

所述高倍時鐘模塊上設置有高倍時鐘輸出端，所述工作頻率設置模塊上設置有高倍時鐘輸入端、第二參數輸入端以及工作頻率輸出端，所述參數控制模塊上還設置有第二參數輸出端，所述濾波系數雙口RAM模塊、所述運算控制模塊、所述輸入數據存儲模塊以及所述卷積運算模塊上還分別設置有工作頻率輸入端；

其中，所述高倍時鐘模塊的高倍時鐘輸出端與所述工作頻率設置模塊的高倍時鐘輸入端電連接；

所述參數控制模塊的第二參數輸出端與所述工作頻率設置模塊的第二參數輸入端電連接；

所述工作頻率設置模塊的工作頻率輸出端分別與所述濾波系數雙口RAM模塊的工作頻率輸入端、所述運算控制模塊的工作頻率輸入端、所述輸入數據存儲模塊的工作頻率輸入端以及所述卷積運算模塊的工作頻率輸入端電連接。

3.根據權利要求2所述的一種FIR濾波器，其特征在于，

所述參數控制模塊，用于預先存儲多組不同的濾波系數，并根據不同的濾波帶寬和不同的采樣率向所述濾波系數雙RAM模塊輸出對應的濾波系數；所述不同的濾波帶寬和不同的采樣率通過人為設定；

所述參數控制模塊，還用于向所述工作頻率設置模塊輸出對應的分頻系數；

所述高倍時鐘模塊，用于輸出高頻時鐘信號；

所述工作頻率設置模塊，用于根據所述參數控制模塊輸出的分頻系數，對所述高頻時鐘模塊輸出的高頻時鐘信號進行分頻，得到工作時鐘信號，并分別將所述工作時鐘信號輸出到所述濾波系數雙口RAM模塊、運算控制模塊、輸入數據存儲模塊以及卷積運算模塊；

所述濾波系數雙口RAM模塊，用于獲取所述參數控制模塊輸出的濾波系數，并在所述運算控制模塊的控制下讀取所述濾波系數；以及在所述工作頻率設置模塊輸出的工作時鐘信號作用下，將所述濾波系數依次輸出到所述卷積運算模塊；

所述輸入數據存儲模塊，用于緩存需要進行信號處理的輸入數據，并在所述運算控制模塊的控制下讀取和寫入所述輸入數據；以及在所述工作頻率設置模塊輸出的工作時鐘信號作用下，將所述輸入數據依次輸出到所述卷積運算模塊；

所述卷積運算模塊，用于將所述濾波系數雙口RAM模塊輸出的濾波系數和所述輸入數據存儲模塊輸出的輸入數據進行卷積運算，得到濾波結果，并在所述運算控制模塊的控制下依次輸出濾波結果；

所述運算控制模塊，用于控制所述濾波系數雙口RAM模塊讀取所述濾波系數，還用于控制所述輸入數據存儲模塊讀取和寫入所述輸入數據，還用于控制所述卷積運算模塊輸出濾波結果。