[發明專利]一種FIR濾波器及其濾波方法

在審

• 申請號: 201711404640.9
• 申請日: 2017-12-22
• 公開（公告）號: CN107979355A
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 周勇敢;李林峰;王小軍;李德榮;睢希;趙勇;仇妙月
• 申請（專利權）人: 西安烽火電子科技有限責任公司
• 主分類號: H03H17/02
• 分類號: H03H17/02;H03H17/06
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙)61218
• 代理人: 寇蘭英

技術領域

本發明屬于數字信號處理技術領域，尤其涉及一種FIR濾波器及其濾波方法。

背景技術

FIR(Finite Impulse Response)濾波器是數字信號處理系統中最基本的一個元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位抽樣響應是有限長的，因而濾波器是穩定的系統，因此FIR濾波器在音頻、信號處理、通信、圖像處理、模式識別等領域都有著廣泛的應用。通過改變信號的頻率特性，起到獲取有用信號、濾除噪聲、穩定環路等作用。由于FPGA具有強大的并行處理能力，因此在FPGA中實現FIR濾波器已經成為最常見的途徑。

通常在FPGA中實現的FIR濾波器，一旦設計完成，其系數和濾波器的階數就固定了，從而其濾波性能就固定為一個確定的狀態。如果需要實現不同帶寬、不同采樣率、不同抑制能力等要求時，就需要在FPGA中設計多個濾波器來滿足不同的要求，從而造成資源的浪費和功耗的增加。因此這種傳統的FIR濾波器的實現方法無法滿足日益多樣化的需求。

發明內容

針對上述問題，本發明的目的在于提供一種FIR濾波器及其濾波方法，能夠實現參數可動態重配的FIR濾波器。

為達到上述目的，本發明采用如下技術方案予以實現。

技術方案一：

一種FIR濾波器，所述FIR濾波器基于FPGA芯片實現，所述FIR濾波器包含：參數控制模塊、濾波系數雙口RAM模塊、運算控制模塊、輸入數據存儲模塊以及卷積運算模塊；

所述參數控制模塊上設置有第一參數輸出端，所述濾波系數雙口RAM模塊上設置有第一參數輸入端、第一運算控制輸入端以及濾波系數輸出端，所述運算控制模塊上設置有第一運算控制輸出端、第二運算控制輸出端以及第三運算控制輸出端，所述輸入數據存儲模塊上設置有第一數據輸入端、第二運算控制輸入端以及第一數據輸出端，所述卷積運算模塊上設置有第三運算控制輸入端、濾波系數輸入端、第二數據輸入端以及第二數據輸出端，且所述第二數據輸出端作為所述FIR濾波器的輸出端；

其中，所述參數控制模塊的第一參數輸出端與所述濾波系數雙口RAM模塊的第一參數輸入端電連接；

所述運算控制模塊的第一運算控制輸出端與所述濾波系數雙口RAM模塊的第一運算控制輸入端電連接，所述運算控制模塊的第二運算控制輸出端與所述輸入數據存儲模塊的第二運算控制輸入端電連接，所述運算控制模塊的第三運算控制輸出端與所述卷積運算模塊的第三運算控制輸入端電連接；

所述輸入數據存儲模塊的第一數據輸入端與外部輸入數據端電連接；

所述卷積運算模塊的濾波系數輸入端與所述濾波系數雙口RAM模塊的濾波系數輸出端電連接，所述卷積運算模塊的第二數據輸入端與所述輸入數據存儲模塊的第一數據輸出端電連接。

本發明技術方案一的特點和進一步的改進為：

(1)所述FIR濾波器還包含：高倍時鐘模塊和工作頻率設置模塊；

所述高倍時鐘模塊上設置有高倍時鐘輸出端，所述工作頻率設置模塊上設置有高倍時鐘輸入端、第二參數輸入端以及工作頻率輸出端，所述參數控制模塊上還設置有第二參數輸出端，所述濾波系數雙口RAM模塊、所述運算控制模塊、所述輸入數據存儲模塊以及所述卷積運算模塊上還分別設置有工作頻率輸入端；

其中，所述高倍時鐘模塊的高倍時鐘輸出端與所述工作頻率設置模塊的高倍時鐘輸入端電連接；

所述參數控制模塊的第二參數輸出端與所述工作頻率設置模塊的第二參數輸入端電連接；

所述工作頻率設置模塊的工作頻率輸出端分別與所述濾波系數雙口RAM模塊的工作頻率輸入端、所述運算控制模塊的工作頻率輸入端、所述輸入數據存儲模塊的工作頻率輸入端以及所述卷積運算模塊的工作頻率輸入端電連接。

(2)所述參數控制模塊，用于預先存儲多組不同的濾波系數，并根據不同的濾波帶寬和不同的采樣率向所述濾波系數雙RAM模塊輸出對應的濾波系數；所述不同的濾波帶寬和不同的采樣率通過人為設定；

所述參數控制模塊，還用于向所述工作頻率設置模塊輸出對應的分頻系數；

所述高倍時鐘模塊，用于輸出高頻時鐘信號；

所述工作頻率設置模塊，用于根據所述參數控制模塊輸出的分頻系數，對所述高頻時鐘模塊輸出的高頻時鐘信號進行分頻，得到工作時鐘信號，并分別將所述工作時鐘信號輸出到所述濾波系數雙口RAM模塊、運算控制模塊、輸入數據存儲模塊以及卷積運算模塊；