[發明專利]防光干擾的半導體芯片的制作方法

有效

• 申請號: 201711398705.3
• 申請日: 2017-12-21
• 公開（公告）號: CN108155176B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 深圳市晶特智造科技有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L21/02
• 代理公司: 深圳峰誠志合知識產權代理有限公司 44525
• 代理人: 李明香

本發明提供了一種防光干擾的半導體芯片的制作方法，包括：在硅襯底表面制作金屬走線和壓焊塊；在所述金屬走線和所述壓焊塊表面覆蓋第一鈍化層；在所述第一鈍化層表面形成遮光層；在所述遮光層表面形成第二鈍化層；對所述第一鈍化層、所述遮光層和所述第二鈍化層進行刻蝕，以在所述壓焊塊表面形成打線開口。采用本發明提供的方法可以提高半導體芯片的可靠性和穩定性，并且工藝較為簡單且可以有效降低整體制作成本。

【技術領域】

本發明涉及半導體芯片制造技術領域，特別地，涉及一種防光干擾的半導體芯片的制作方法。

【背景技術】

對于有些半導體芯片來說，是應用在有光線照射的場合，此時，光線對芯片的照射會造成芯片工作的異常。諸如發光二極管(LED)驅動控制芯片，LED燈是將幾個LED芯片和LED驅動控制芯片共同封裝在透明的環氧樹脂內，此類產品的驅動控制芯片外沒有不透明樹脂封裝，在光照的環境下驅動控制芯片的漏電流會增大，導致部分控制芯片出現功能異常，由于漏電流增大，表現為LED燈的工作出現異常。

為了解決這種問題，目前有一種辦法：通過在鈍化層表面生長一層金屬，比如鋁(Al)，然后光刻刻蝕這層金屬，再刻蝕鈍化層。依靠鈍化層表面的這層不透光的金屬層來遮光。其中，為了降低壓焊塊區域打線的金屬線與鈍化層表層遮光金屬短路的風險，需要將鈍化層的刻開區設置的小于遮光金屬層的刻開區。

這種做法雖然能解決光的照射對芯片的影響，但是還是有一些明顯的缺陷：

一、鈍化層表面的金屬層是裸露的，容易造成一些短路現象，諸如封裝打線時的金屬連線與鈍化層表面的金屬層短路。

二、芯片在存儲、運輸過程中，鈍化層表面的金屬層容易與空氣中水汽結合，產生腐蝕。

三、對于鈍化層表面的金屬，為了使得鈍化層的刻開窗口小于遮光金屬層的刻開窗口，需要做單獨的光刻、刻蝕、去膠步驟，工藝復雜。

四、由于增加了鈍化層表面的金屬，以及一系列工序，制造成本比較高。

有鑒于此，有必要提供一種防光干擾的半導體芯片的制作方法，以解決現有技術存在的上述問題。

【發明內容】

本發明的其中一個目的在于為解決上述問題而提供一種防光干擾的半導體芯片的制作方法。

本發明提供的防光干擾的半導體芯片的制作方法，包括：在硅襯底表面制作金屬走線和壓焊塊；在所述金屬走線和所述壓焊塊表面覆蓋第一鈍化層；在所述第一鈍化層表面形成遮光層；在所述遮光層表面形成第二鈍化層；對所述第一鈍化層、所述遮光層和所述第二鈍化層進行刻蝕，以在所述壓焊塊表面形成打線開口。

作為在本發明提供的防光干擾的半導體芯片的制作方法的一種改進，在一種優選實施例中，所述第二鈍化層、所述遮光層和所述第一鈍化層形成位于所述硅襯底表面的復合遮光鈍化膜層。

作為在本發明提供的防光干擾的半導體芯片的制作方法的一種改進，在一種優選實施例中，所述遮光層與所述第一鈍化層和所述第二鈍化層之間的刻蝕選擇比低于預設值。

作為在本發明提供的防光干擾的半導體芯片的制作方法的一種改進，在一種優選實施例中，所述遮光層為TiN層。

作為在本發明提供的防光干擾的半導體芯片的制作方法的一種改進，在一種優選實施例中，所述第一鈍化層為PETEOS膜層。

作為在本發明提供的防光干擾的半導體芯片的制作方法的一種改進，在一種優選實施例中，所述第二鈍化層的材料與所述第一鈍化層不同。

作為在本發明提供的防光干擾的半導體芯片的制作方法的一種改進，在一種優選實施例中，所述第二鈍化層為氮化硅層。