[發(fā)明專利]防光干擾的半導(dǎo)體芯片的制作方法有效
| 申請(qǐng)?zhí)枺?/td> | 201711398705.3 | 申請(qǐng)日： | 2017-12-21 |
| 公開（公告）號(hào)： | CN108155176B | 公開（公告）日： | 2021-05-25 |
| 發(fā)明（設(shè)計(jì)）人： | 不公告發(fā)明人 | 申請(qǐng)（專利權(quán)）人： | 深圳市晶特智造科技有限公司 |
| 主分類號(hào)： | H01L23/552 | 分類號(hào)： | H01L23/552;H01L21/02 |
| 代理公司： | 深圳峰誠(chéng)志合知識(shí)產(chǎn)權(quán)代理有限公司 44525 | 代理人： | 李明香 |
| 地址： | 518000 廣東省深圳市寶*** | 國(guó)省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 干擾 半導(dǎo)體 芯片 制作方法 | ||
1.一種防光干擾的半導(dǎo)體芯片的制作方法，其特征在于，包括：
在硅襯底表面制作金屬走線和壓焊塊；
在所述金屬走線和所述壓焊塊表面覆蓋第一鈍化層；
在所述第一鈍化層表面形成遮光層；
在所述遮光層表面形成第二鈍化層；
對(duì)所述第一鈍化層、所述遮光層和所述第二鈍化層進(jìn)行刻蝕，以在所述壓焊塊表面形成打線開口；
所述第二鈍化層、所述遮光層和所述第一鈍化層形成位于所述硅襯底表面的復(fù)合遮光鈍化膜層；所述遮光層與所述第一鈍化層和所述第二鈍化層之間的刻蝕選擇比低于預(yù)設(shè)值；所述第一鈍化層為PETEOS膜層；所述第二鈍化層為氮化硅層；
所述壓焊塊表面的所述第一鈍化層、所述遮光層和所述第二鈍化層通過同一個(gè)刻蝕工序進(jìn)行刻蝕，以形成所述打線開口。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述遮光層為TiN層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬走線與所述壓焊塊為位于所述硅襯底表面的同一個(gè)金屬層制作而成。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述金屬走線制作在所述硅襯底的中間區(qū)域表面，而所述壓焊塊制作在所述硅襯底的邊緣區(qū)域表面。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市晶特智造科技有限公司，未經(jīng)深圳市晶特智造科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711398705.3/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
