[發明專利]一種DMA控制裝置和圖像處理器

有效

• 申請號: 201711394147.3
• 申請日: 2017-12-21
• 公開（公告）號: CN108228498B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 袁揚智;韋毅;胡江鳴;劉俊秀;石嶺
• 申請（專利權）人: 深圳開陽電子股份有限公司
• 主分類號: G06F13/34
• 分類號: G06F13/34
• 代理公司: 深圳瑞天謹誠知識產權代理有限公司 44340
• 代理人: 溫青玲

本發明適用于數字圖像處理領域，提供了一種DMA控制裝置和圖像處理器。所述DMA控制裝置包括總線接口單元、DMA讀傳輸仲裁單元、N路讀緩存控制單元、DMA寫傳輸仲裁單元、N路寫緩存控制單元、N個流水處理模塊和一時序產生單元，其中N為大于或等于2的自然數。本發明使得在ISP等實時輸入的芯片系統中，DMA控制裝置能夠結合圖像處理模塊進行準確合理的判決，針對多路不同的數據訪問請求，可以實現DMA傳輸參數的硬件自動配置。

技術領域

本發明屬于數字圖像處理領域，尤其涉及一種DMA控制裝置和圖像處理器。

背景技術

在計算機數字圖像處理技術的領域中，伴隨著半導體技術的高速發展，SOC(System-On-a-Chip，片上系統)芯片的規模越來越大、功能日益復雜，需要進行大批量數據的連續搬運和傳輸的工作。DMA(Direct Memory Access，直接存儲器存取)技術廣泛用于系統中大批量數據的傳輸，待DMA工作后，數據的搬運不需要CPU參與，減輕了CPU的負擔，使得CPU在啟動DMA后可以做其它事，同時極大地提高了數據的傳輸效率。

現有的DMA技術中，通常根據配置好的一些傳輸參數，例如源地址、目的地址和傳輸長度等后，通過CPU配置啟動DMA進行數據的傳輸。在ISP(Image Signal Processing，圖像信號處理)等實時圖像數據輸入的系統中，圖像數據都是從外部傳感器按照一定的行頻和場頻連續輸入進來，為了圖像視頻的實時性需要按行對輸入數據進行處理。在高性能的ISP處理芯片中，需要進行3D降噪、圖像去霧處理、壞點校正以及銳化等強大的功能處理，當這些模塊開啟后，需要從外部存儲器中訪問大量的幀緩存數據。一行時間內，可能會有很多路數據訪問的請求，而且每一路請求長度可能不一樣。此外，這些不同功能模塊的數據，都要求在相應功能模塊的下一個行同步信號到來之前讀取到相應的位置。

針對ISP處理中實時性連續輸入的圖像數據，現有DMA控制裝置不能充分地結合圖像處理模塊自動地進行DMA傳輸參數的硬件配置，不能結合圖像功能模塊進行多路請求的準確合理判決。

發明內容

本發明的目的在于提供一種DMA控制裝置和圖像處理器，旨在解決現有DMA控制裝置針對ISP處理中實時性連續輸入的圖像數據，不能充分地結合圖像處理模塊自動地進行DMA傳輸參數的硬件配置，不能結合圖像功能模塊進行多路請求的準確合理判決的問題。

第一方面，本發明提供了一種DMA控制裝置，包括總線接口單元、DMA讀傳輸仲裁單元、N路讀緩存控制單元、DMA寫傳輸仲裁單元、N路寫緩存控制單元、N個流水處理模塊和一時序產生單元，其中N為大于或等于2的自然數；

總線接口單元，用于接收DMA讀傳輸仲裁單元產生的讀請求信號和傳輸信息，并將讀請求信號和傳輸信息轉化成復合系統總線協議的總線請求信號，當從總線上收到有效的數據后，將從外部存儲器中讀出的讀緩存數據寫到DMA讀傳輸仲裁單元；還用于接收DMA寫傳輸仲裁單元產生的寫請求信號和傳輸信息，并將寫請求信號和傳輸信息轉化成復合系統總線協議的總線請求信號，當從總線上收到有效的應答后，將從DMA寫傳輸仲裁單元讀出的寫緩存數據寫到外部存儲器；

DMA讀傳輸仲裁單元，用于負責DMA讀請求信號的仲裁并接收經總線接口單元發送的外部存儲器的讀緩存數據，最終將讀緩存數據寫到選中的其中一路讀緩存控制單元中；還用于對輸入的N路源請求空間進行統一編址，使得每一路映射到統一的目的地址空間中，還用于自動產生每一路的讀傳輸長度；

讀緩存控制單元，用于接收時序產生單元輸出的時序輸入信號，并產生仲裁請求信號，結合仲裁回應信號產生傳輸狀態信號，并根據時序輸入信號將DMA讀傳輸仲裁單元的數據寫到對應路的乒乓緩存區間中，并取出乒乓緩存區間中的數據發送到對應的流水處理模塊；