[發明專利]一種DMA控制裝置和圖像處理器

有效

• 申請號: 201711394147.3
• 申請日: 2017-12-21
• 公開（公告）號: CN108228498B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 袁揚智;韋毅;胡江鳴;劉俊秀;石嶺
• 申請（專利權）人: 深圳開陽電子股份有限公司
• 主分類號: G06F13/34
• 分類號: G06F13/34
• 代理公司: 深圳瑞天謹誠知識產權代理有限公司 44340
• 代理人: 溫青玲

1.一種DMA控制裝置，其特征在于，包括總線接口單元、DMA讀傳輸仲裁單元、N路讀緩存控制單元、DMA寫傳輸仲裁單元、N路寫緩存控制單元、N個流水處理模塊和一時序產生單元，其中N為大于或等于2的自然數；

總線接口單元，用于接收DMA讀傳輸仲裁單元產生的讀請求信號和傳輸信息，并將讀請求信號和傳輸信息轉化成復合系統總線協議的總線請求信號，當從總線上收到有效的數據后，將從外部存儲器中讀出的讀緩存數據寫到DMA讀傳輸仲裁單元；還用于接收DMA寫傳輸仲裁單元產生的寫請求信號和傳輸信息，并將寫請求信號和傳輸信息轉化成復合系統總線協議的總線請求信號，當從總線上收到有效的應答后，將從DMA寫傳輸仲裁單元讀出的寫緩存數據寫到外部存儲器；

DMA讀傳輸仲裁單元，用于負責DMA讀請求信號的仲裁并接收經總線接口單元發送的外部存儲器的讀緩存數據，最終將讀緩存數據寫到選中的其中一路讀緩存控制單元中；還用于對輸入的N路源請求空間進行統一編址，使得每一路映射到統一的目的地址空間中，還用于自動產生每一路的讀傳輸長度；

讀緩存控制單元，用于接收時序產生單元輸出的時序輸入信號，并產生仲裁請求信號，結合仲裁回應信號產生傳輸狀態信號，并根據時序輸入信號將DMA讀傳輸仲裁單元的數據寫到對應路的乒乓緩存區間中，并取出乒乓緩存區間中的數據發送到對應的流水處理模塊；

DMA寫傳輸仲裁單元，用于負責DMA寫請求信號的仲裁并接收其中一路選中的寫緩存控制單元的數據，最終將接收到的數據經總線接口單元發送到外部存儲器中；還用于對輸入的N路寫請求空間進行統一編址，使得每一路映射到統一的目的地址空間中，還用于自動產生每一路的寫傳輸長度；

寫緩存控制單元，用于接收時序產生單元輸出的時序輸入信號，并產生仲裁請求信號，結合仲裁回應信號產生傳輸狀態信號，并根據時序輸入信號將對應的流水處理模塊需要緩存的數據寫到對應路的乒乓緩存區間中，并將選中一路乒乓緩存區間中的數據讀出發送到DMA寫仲裁傳輸單元；

流水處理模塊，用于為圖像處理器中的具體算法進行處理的模塊；

時序產生單元，用于接收同步時序輸入信號，產生每一級流水處理模塊的同步信號；

所述DMA讀傳輸仲裁單元包括讀仲裁控制單元、源請求空間統一編址單元、讀請求發送單元和讀傳輸數據寫緩存譯碼單元；

其中，讀仲裁控制單元，用于接收N路讀緩存控制單元的讀請求信號并對N路的讀請求信號進行仲裁；

源請求空間統一編址單元，用于對輸入的N路源請求空間進行統一編址，使得每一路映射到統一的目的地址空間中，還用于根據讀仲裁控制單元的狀態控制硬件自動產生每一路的讀傳輸長度；

讀請求發送單元，用于根據讀仲裁控制單元仲裁的結果以及源請求空間統一編址單元的地址信息，發出讀請求信息；

讀傳輸數據寫緩存譯碼單元，用于將總線接口單元發送過來的讀傳輸數據寫到譯碼后選中的1路到N路中的一路乒乓緩存區間中；

所述DMA寫傳輸仲裁單元包括寫仲裁控制單元、寫請求空間統一編址單元、寫請求發送單元和寫傳輸數據讀緩存譯碼單元；

其中，寫仲裁控制單元，用于接收N路寫緩存控制單元的寫請求信號并對N路的寫請求信號進行仲裁；

寫請求空間統一編址單元，用于對輸入的N路寫請求空間進行統一編址，使得每一路映射到統一的目的地址空間中，還用于根據寫仲裁控制單元的狀態控制硬件自動產生每一路的寫傳輸長度；

寫請求發送單元，用于根據寫仲裁控制單元仲裁的結果以及寫請求空間統一編址單元的地址信息，發出寫請求信息；

寫傳輸數據讀緩存譯碼單元，用于讀取選中的1路到N路中的一路乒乓緩存區間中的數據并發送到總線接口單元中。

2.如權利要求1所述的裝置，其特征在于，所述根據讀仲裁控制單元的狀態控制硬件自動產生每一路的讀傳輸長度具體為：

根據分辨率信息和相應的模塊請求計算出每一路的讀傳輸長度，結合不同流水處理模塊，硬件自動地產生其相應的讀傳輸長度信息；

所述根據寫仲裁控制單元的狀態控制硬件自動產生每一路的寫傳輸長度具體為：

根據分辨率信息和相應的模塊請求直接計算出每一路的寫傳輸長度，結合不同流水處理模塊，硬件自動地產生其相應的寫傳輸長度信息。