[發(fā)明專利]一種DMA控制裝置和圖像處理器

有效

• 申請?zhí)枺?/td>: 201711394147.3
• 申請日: 2017-12-21
• 公開（公告）號: CN108228498B
• 公開（公告）日: 2020-12-15
• 發(fā)明（設(shè)計(jì)）人: 袁揚(yáng)智;韋毅;胡江鳴;劉俊秀;石嶺
• 申請（專利權(quán)）人: 深圳開陽電子股份有限公司
• 主分類號: G06F13/34
• 分類號: G06F13/34
• 代理公司: 深圳瑞天謹(jǐn)誠知識產(chǎn)權(quán)代理有限公司 44340
• 代理人: 溫青玲

1.一種DMA控制裝置，其特征在于，包括總線接口單元、DMA讀傳輸仲裁單元、N路讀緩存控制單元、DMA寫傳輸仲裁單元、N路寫緩存控制單元、N個(gè)流水處理模塊和一時(shí)序產(chǎn)生單元，其中N為大于或等于2的自然數(shù)；

總線接口單元，用于接收DMA讀傳輸仲裁單元產(chǎn)生的讀請求信號和傳輸信息，并將讀請求信號和傳輸信息轉(zhuǎn)化成復(fù)合系統(tǒng)總線協(xié)議的總線請求信號，當(dāng)從總線上收到有效的數(shù)據(jù)后，將從外部存儲器中讀出的讀緩存數(shù)據(jù)寫到DMA讀傳輸仲裁單元；還用于接收DMA寫傳輸仲裁單元產(chǎn)生的寫請求信號和傳輸信息，并將寫請求信號和傳輸信息轉(zhuǎn)化成復(fù)合系統(tǒng)總線協(xié)議的總線請求信號，當(dāng)從總線上收到有效的應(yīng)答后，將從DMA寫傳輸仲裁單元讀出的寫緩存數(shù)據(jù)寫到外部存儲器；

DMA讀傳輸仲裁單元，用于負(fù)責(zé)DMA讀請求信號的仲裁并接收經(jīng)總線接口單元發(fā)送的外部存儲器的讀緩存數(shù)據(jù)，最終將讀緩存數(shù)據(jù)寫到選中的其中一路讀緩存控制單元中；還用于對輸入的N路源請求空間進(jìn)行統(tǒng)一編址，使得每一路映射到統(tǒng)一的目的地址空間中，還用于自動產(chǎn)生每一路的讀傳輸長度；

讀緩存控制單元，用于接收時(shí)序產(chǎn)生單元輸出的時(shí)序輸入信號，并產(chǎn)生仲裁請求信號，結(jié)合仲裁回應(yīng)信號產(chǎn)生傳輸狀態(tài)信號，并根據(jù)時(shí)序輸入信號將DMA讀傳輸仲裁單元的數(shù)據(jù)寫到對應(yīng)路的乒乓緩存區(qū)間中，并取出乒乓緩存區(qū)間中的數(shù)據(jù)發(fā)送到對應(yīng)的流水處理模塊；

DMA寫傳輸仲裁單元，用于負(fù)責(zé)DMA寫請求信號的仲裁并接收其中一路選中的寫緩存控制單元的數(shù)據(jù)，最終將接收到的數(shù)據(jù)經(jīng)總線接口單元發(fā)送到外部存儲器中；還用于對輸入的N路寫請求空間進(jìn)行統(tǒng)一編址，使得每一路映射到統(tǒng)一的目的地址空間中，還用于自動產(chǎn)生每一路的寫傳輸長度；

寫緩存控制單元，用于接收時(shí)序產(chǎn)生單元輸出的時(shí)序輸入信號，并產(chǎn)生仲裁請求信號，結(jié)合仲裁回應(yīng)信號產(chǎn)生傳輸狀態(tài)信號，并根據(jù)時(shí)序輸入信號將對應(yīng)的流水處理模塊需要緩存的數(shù)據(jù)寫到對應(yīng)路的乒乓緩存區(qū)間中，并將選中一路乒乓緩存區(qū)間中的數(shù)據(jù)讀出發(fā)送到DMA寫仲裁傳輸單元；

流水處理模塊，用于為圖像處理器中的具體算法進(jìn)行處理的模塊；

時(shí)序產(chǎn)生單元，用于接收同步時(shí)序輸入信號，產(chǎn)生每一級流水處理模塊的同步信號；

所述DMA讀傳輸仲裁單元包括讀仲裁控制單元、源請求空間統(tǒng)一編址單元、讀請求發(fā)送單元和讀傳輸數(shù)據(jù)寫緩存譯碼單元；

其中，讀仲裁控制單元，用于接收N路讀緩存控制單元的讀請求信號并對N路的讀請求信號進(jìn)行仲裁；

源請求空間統(tǒng)一編址單元，用于對輸入的N路源請求空間進(jìn)行統(tǒng)一編址，使得每一路映射到統(tǒng)一的目的地址空間中，還用于根據(jù)讀仲裁控制單元的狀態(tài)控制硬件自動產(chǎn)生每一路的讀傳輸長度；

讀請求發(fā)送單元，用于根據(jù)讀仲裁控制單元仲裁的結(jié)果以及源請求空間統(tǒng)一編址單元的地址信息，發(fā)出讀請求信息；

讀傳輸數(shù)據(jù)寫緩存譯碼單元，用于將總線接口單元發(fā)送過來的讀傳輸數(shù)據(jù)寫到譯碼后選中的1路到N路中的一路乒乓緩存區(qū)間中；

所述DMA寫傳輸仲裁單元包括寫仲裁控制單元、寫請求空間統(tǒng)一編址單元、寫請求發(fā)送單元和寫傳輸數(shù)據(jù)讀緩存譯碼單元；

其中，寫仲裁控制單元，用于接收N路寫緩存控制單元的寫請求信號并對N路的寫請求信號進(jìn)行仲裁；

寫請求空間統(tǒng)一編址單元，用于對輸入的N路寫請求空間進(jìn)行統(tǒng)一編址，使得每一路映射到統(tǒng)一的目的地址空間中，還用于根據(jù)寫仲裁控制單元的狀態(tài)控制硬件自動產(chǎn)生每一路的寫傳輸長度；

寫請求發(fā)送單元，用于根據(jù)寫仲裁控制單元仲裁的結(jié)果以及寫請求空間統(tǒng)一編址單元的地址信息，發(fā)出寫請求信息；

寫傳輸數(shù)據(jù)讀緩存譯碼單元，用于讀取選中的1路到N路中的一路乒乓緩存區(qū)間中的數(shù)據(jù)并發(fā)送到總線接口單元中。

2.如權(quán)利要求1所述的裝置，其特征在于，所述根據(jù)讀仲裁控制單元的狀態(tài)控制硬件自動產(chǎn)生每一路的讀傳輸長度具體為：

根據(jù)分辨率信息和相應(yīng)的模塊請求計(jì)算出每一路的讀傳輸長度，結(jié)合不同流水處理模塊，硬件自動地產(chǎn)生其相應(yīng)的讀傳輸長度信息；

所述根據(jù)寫仲裁控制單元的狀態(tài)控制硬件自動產(chǎn)生每一路的寫傳輸長度具體為：

根據(jù)分辨率信息和相應(yīng)的模塊請求直接計(jì)算出每一路的寫傳輸長度，結(jié)合不同流水處理模塊，硬件自動地產(chǎn)生其相應(yīng)的寫傳輸長度信息。