[發明專利]一種壓控振蕩器電路

有效

• 申請號: 201711394141.6
• 申請日: 2017-12-21
• 公開（公告）號: CN107979356B
• 公開（公告）日: 2021-07-02
• 發明（設計）人: 張寧;王志利
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H03K3/03
• 分類號: H03K3/03;H03K3/013;H03L7/099
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明公開了一種壓控振蕩器電路，包括：電壓轉電流模塊，用于將PLL低通濾波器的輸出的壓控電壓VC轉換為與其相關的電流；壓控振蕩器，用于在所述電壓轉電流模塊產生的電流的控制下改變輸出信號的頻率，通過本發明，可有效地增加壓控電壓VC的使用范圍，并能夠抑制壓控電壓VC上的高頻噪聲干擾。

技術領域

本發明涉及一種壓控振蕩器電路，特別是涉及一種用于PLL(Phase Locked Loop，鎖相環)中的新型的壓控振蕩器電路。

背景技術

在鎖相環(PLL)設計中，壓控振蕩器(Voltage Controlled Oscillator，VCO)是核心模塊之一。以電荷泵型PLL為例，在工作中，電荷泵將鑒頻檢相器的輸出轉化為脈沖電流，經低通濾波器后轉化為直流電壓VC作為壓控振蕩器的電壓控制信號。因此對于壓控振蕩器來說，VC作為它的輸入，頻率作為它的輸出，同時它的振蕩頻率直接決定了PLL可以工作的頻率范圍。

常用的壓控振蕩器以多級單端或差分的反相器級聯構成的環形振蕩器為主，通過控制電壓VC來改變反相器的輸出端等效電阻或者等效電容來改變環形振蕩器的振蕩頻率。

圖1為現有技術中一種常用壓控振蕩器的示意圖。由奇數個反相器構成環形振蕩器，由濾波器的輸出電壓VC控制的PMOS管給環形振蕩器提供驅動。VC不同，PMOS管給環形振蕩器提供的電流能力也將不同，進而有不同的振蕩頻率輸出。

現有技術這種直接由VC控制的環形振蕩器，一是對于VC上任何的噪聲干擾，都會在頻率上得到體現，即噪聲抑制能力較弱；二是在VC的使用范圍受限，PMOS提供的電流與VC電壓非線性，那么PLL頻率變化時，容易在PLL的輸出上產生抖動。

發明內容

為克服上述現有技術存在的不足，本發明之目的在于提供一種壓控振蕩器電路，有效地增加壓控電壓VC的使用范圍，并能夠抑制壓控電壓VC上的高頻噪聲干擾。

為達上述及其它目的，本發明提出一種壓控振蕩器電路，包括：

電壓轉電流模塊，用于將PLL低通濾波器的輸出的壓控電壓VC轉換為與其相關的電流；

壓控振蕩器，用于在所述電壓轉電流模塊產生的電流的控制下改變輸出信號的頻率。

進一步地，所述電壓轉電流模塊包括：

第一電流鏡，用于產生固定拉電流偏置I0向外輸出以調整壓控振蕩器的受控范圍；

電壓電流轉換單元，用于將所述壓控電壓VC轉換為線性灌電流I1；

第二電流鏡,用于將線性灌電流I1轉化為拉電流I1向外輸出；

第三電流鏡，將所述第一電流鏡和第二電流鏡輸出的固定拉電流偏置I0和拉電流I1合并產生灌電流I2；

第四電流鏡，用于將所述第三電流鏡產生的灌電流I2轉換為拉電流I2向外輸出至所述壓控振蕩器。

進一步地，所述第一電流鏡包括參考電流源Iref0、第一PMOS管和第二PMOS管，所述第一PMOS管、第二PMOS管的源極連接至電源電壓，第一PMOS管的柵極和漏極短接并與參考電流源Iref0的一端和第二PMOS管的柵極相連，所述參考電流源Iref0的另一端接地，所述第二PMOS管的漏極連接至所述第二電流鏡、第三電流鏡。

進一步地，所述電壓電流轉換單元包括第一NMOS管和第一電阻，所述第一NMOS管漏極接第二電流鏡，柵極接所述壓控電壓VC，源極與第一電阻的一端相連組成節點VB，所述第一電阻的另一端接地。

進一步地，所述第二電流鏡包括第三PMOS管和第四PMOS管，所述第三PMOS管、第四PMOS管源極接電源電壓，第三PMOS管的柵極和漏極短接并與第一NMOS管的漏極和第四PMOS管的柵極相連，第四PMOS管漏極接所述第二PMOS管漏極與第三電流鏡。