[發明專利]像素結構及像素結構制造方法

有效

• 申請號: 201711382017.8
• 申請日: 2017-12-20
• 公開（公告）號: CN108122931B
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 羅方禎;威廉·丹·波爾;林祥麟
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77
• 代理公司: 北京市立康律師事務所 11805
• 代理人: 梁揮;孟超

本發明公開了一種像素結構，包含開關元件以及儲存電容。開關元件具有一個漏極電極以及設置于高介電常數介電層上的源極電極，高介電常數介電層的介電常數k等于或大于8。儲存電容具有第一電容電極、第二電容電極以及第三電容電極，其中鈍化層設置于第二電容電極與第三電容電極之間，且高介電常數介電層亦設置于第一電容電極與第二電容電極之間。像素結構亦具有共用線，共用線連接至第一電容電極、數據線以及柵極線，安排第一電容電極、數據線以及柵極線使得其中兩者在低介電常數介電層的跨越區彼此跨越，低介電常數介電層的介電常數k等于或小于5。

技術領域

本發明大體上有關于一種顯示面板。更特定而言，是有關于一種主動矩陣基板，具有用以驅動顯示面板的薄膜晶體管陣列。

背景技術

一般而言，顯示面板具有排列為二維矩陣的眾多像素。為驅動顯示面板，主動矩陣基板包含大量的由薄膜晶體管(thin film transistors,TFTs)所制成的開關元件，以驅動該些像素。

本技術領域現有的開關元件具有漏極電極、源極電極以及柵極電極，且每個像素皆具有像素電極以及儲存電荷用的儲存電容，儲存電容介于像素電極以及共用線之間。隨著驅動的顯示面板尺寸增大，其解析度亦增高，像素的定址時間(addressing time)變得非常短，且顯示面板的電容負載變高，導致顯示像素的充電時間嚴重下降。

每個陣列中的像素可配置如美國專利號第7,250,992號專利以及其延續案美國專利號第7,345,717專利中所揭露，兩者(后續簡稱Lai案)皆已讓與友達光電股份有限公司，即本案受讓人的母公司。如Lai案的圖1所示，每個像素包含由一對柵極線(掃描線)跟一對數據線(信號線)所定義的矩形區。可于該矩形區中設置薄膜晶體管作為開關裝置以及像素電極。薄膜晶體管的柵極可由定義該像素的柵極線延伸，薄膜晶體管的源極可由定義該像素的數據線延伸，而薄膜晶體管的該漏極可通過通孔電性連接至像素電極。

如Lai案進一步所述，柵極線、數據線、薄膜晶體管以及像素電極可由多層程序形成。舉例而言，柵極線以及薄膜晶體管的柵極可于第一金屬程序層中形成，而數據線以及薄膜晶體管的源極跟漏極可于第二金屬程序層中形成。如Lai案所述，重疊金屬層的存在會造成薄膜晶體管的源極與漏極之間的寄生電容，以及漏極與柵極間的寄生電容。兩個程序層的對位變化可造成上述寄生電容的改變，造成顯示器運作時所不樂見的影響。如Lai案所揭露，可由補償結構形成補償電容，由至少一個柵極以及柵極線延伸并覆蓋一部份的漏極。補償結構的配置，可使當兩金屬程序層偏移時，柵極漏極寄生電容跟漏極與補償結構間的電容維持一個實質上不變的常數。

薄膜晶體管、柵極線、數據線以及像素電極可由如美國專利號第7,170,092號專利中的圖1與圖2e，以及其分案美國專利號第7,507,612號專利中所示的多層結構中形成。上述兩案(后續簡稱Lai等人案)皆讓與友達光電，即本案受讓人的母公司，且上述兩案整體引入本案中作為參考。多層結構可包含依序設置于基板上的第一導電層、第一絕緣層、半導體層、參雜半導體層以及第二導電層。其可更包含第二絕緣層以及設置于第二絕緣層上的像素電極。第一導電層可包含至少一條柵極線或柵極電極。參雜半導體層可包含源極與漏極。第二導電層可包含源極電極以及漏極電極。舉例而言，如Lai等人案的第2A-2D圖中所揭露，多層結構可藉由一系列的濕式與干式蝕刻程序形成。

其他形成薄膜晶體管的技術揭露于美國專利號第7,652,285號專利(后續簡稱Chen案)中，其已讓與友達光電股份有限公司，即本案受讓人的母公司，該專利的整體引入本案中做為參考。如Chen案中所揭露，為形成薄膜晶體管的通道，蝕刻第二金屬層以打開第二金屬層位于柵極電極上方的部分，并分隔源極區與漏極區。此蝕刻可使用多種方法執行，舉例而言，包含如Chen案的第2A-2E圖中的背通道(back-channel)蝕刻程序以及Chen案的第5A-5D圖與圖6中所揭露的蝕刻停止(etch stop)程序。

因此，希望發展出一種能實現在效能優化的同時亦可維持相對低制造成本的顯示面板。

發明內容