[發(fā)明專利]一種降低MOS管應力效應的方法有效
| 申請?zhí)枺?/td> | 201711378886.3 | 申請日: | 2017-12-19 |
| 公開(公告)號: | CN108109922B | 公開(公告)日: | 2019-01-22 |
| 發(fā)明(設(shè)計)人: | 王鵬鵬;李春杰 | 申請(專利權(quán))人: | 武漢新芯集成電路制造有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/265;H01L29/78;H01L29/08 |
| 代理公司: | 上海申新律師事務(wù)所 31272 | 代理人: | 俞滌炯 |
| 地址: | 430205 湖北*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 源漏極 制備 應力效應 粒子 離子 半導體加工領(lǐng)域 熱處理工藝 漏區(qū) 源區(qū) | ||
本發(fā)明公開了一種降低MOS管應力效應的方法,其屬于半導體加工領(lǐng)域的技術(shù),包括:步驟S1,以一第一粒子對所述源漏極制備區(qū)進行一第一注入工藝;步驟S2,以一第二粒子對所述源漏極制備區(qū)進行一第二注入工藝;步驟S3,以一第三粒子對所述源漏極制備區(qū)進行一第三注入工藝;步驟S4,對所述源漏極制備區(qū)進行熱處理工藝。該技術(shù)方案的有益效果是:本發(fā)明增加了離子注入后形成的源區(qū)或漏區(qū)中的離子濃度,降低了MOS管中的應力效應。
技術(shù)領(lǐng)域
本發(fā)明涉及的是一種半導體加工領(lǐng)域的技術(shù),具體是一種降低MOS管應力效應的方法。
背景技術(shù)
淺槽隔離工藝(Shallow Trench Isolation,STI)的產(chǎn)生最早開始于上世紀80年代,但最初存在成本高昂,而且工藝技術(shù)方面還不完善的問題,也是直到上世紀末才開始被廣泛接受與引用。淺槽隔離工藝區(qū)別于之前的加工工藝技術(shù),它是完全平坦的一種新型的隔離技術(shù),而且淺溝槽隔離技術(shù)完全避免之前的加工工藝所使用的高溫的工藝問題;而且能保證器件在有源區(qū)的有效面積;此外,硅基板表面與隔離介質(zhì)的表面都完全處在一個平面上;另外淺槽隔離技術(shù)也改善了結(jié)電容與最小隔離間隔的問題,更重要的一點在于低溫工藝也潛在的提高了機臺產(chǎn)量,降低了生產(chǎn)的成本,以上這些優(yōu)點也使得STI隔離工藝成為目前在深亞微米器件領(lǐng)域內(nèi)必不可少的隔離技術(shù)。
淺槽隔離技術(shù)是在晶圓襯底上制作晶體管有源區(qū)之間的隔離區(qū)的一種工藝,能有效保證N型和P型摻雜區(qū)能夠徹底隔斷。淺溝槽隔離技術(shù)在N型和P型摻雜區(qū)中先將掩模定義的硅區(qū)域刻蝕掉,使之形成一個淺溝槽,然后再往溝槽中填入絕緣的物質(zhì)材料,目前充當該填充材料的主要是氧化硅,從而達到絕緣的作用。相比傳統(tǒng)的本征氧化隔離技術(shù),淺溝槽隔離技術(shù)可以比本征氧化隔離技術(shù)更大的擊穿電壓,而且能夠減少電極間的漏電流。
STI技術(shù)因其隔絕性能優(yōu)異,漏電流小等優(yōu)點而被廣泛的應用于目前的MOS管制備工藝中。但是,采用STI技術(shù)后,會產(chǎn)生應力效應。應力效應(即LOD效應)是指STI隔離產(chǎn)生不定型或者不均勻雙軸壓應力,從而導致有源區(qū)的應力分布不均勻,影響有源區(qū)中離子的擴散,進而會對器件的各項電學性能產(chǎn)生不良影響。
目前改善LOD效應的常用方法為更改布線設(shè)計,但此法會降低MOS管的集成度。
發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有技術(shù)存在的上述不足,提出一種降低MOS管應力效應的方法。本發(fā)明增加了離子注入后形成的源區(qū)或漏區(qū)中的離子濃度,降低了MOS管中的應力效應。
本發(fā)明是通過以下技術(shù)方案實現(xiàn)的:
本發(fā)明涉及一種降低MOS管的應力效應的方法,提供一襯底,于所述襯底上形成淺溝槽隔離結(jié)構(gòu),所述淺溝槽隔離結(jié)構(gòu)分隔所述襯底以形成至少一個有源區(qū),于每個所述有源區(qū)形成柵極圖形以分隔所述有源區(qū)并形成源漏極制備區(qū);
還包括以下步驟:
步驟S1,以一第一粒子對所述源漏極制備區(qū)進行一第一注入工藝;
步驟S2,以一第二粒子對所述源漏極制備區(qū)進行一第二注入工藝;
步驟S3,以一第三粒子對所述源漏極制備區(qū)進行一第三注入工藝;
步驟S4,對所述源漏極制備區(qū)進行熱處理工藝。
優(yōu)選的,該降低MOS管的應力效應的方法,其中,在所述步驟S1中,所述第一注入工藝的粒子注入方向與所述襯底具有一預設(shè)角度。
優(yōu)選的,該降低MOS管的應力效應的方法,其中,所述預設(shè)角度為90度。
優(yōu)選的,該降低MOS管的應力效應的方法,其中,在所述步驟S1中,所述第一粒子為碳原子。
優(yōu)選的,該降低MOS管的應力效應的方法,其中,所述碳原子的注入能量范圍為10~50keV。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于武漢新芯集成電路制造有限公司,未經(jīng)武漢新芯集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711378886.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





