[發(fā)明專利]一種三層芯片集成方法

在審

• 申請?zhí)枺?/td>: 201711378869.X
• 申請日: 2017-12-19
• 公開（公告）號: CN108063097A
• 公開（公告）日: 2018-05-22
• 發(fā)明（設(shè)計）人: 曹靜;胡勝
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 俞滌炯

本發(fā)明提供了一種三層芯片集成方法，其中，提供一具有第一金屬互連層的第一襯底、一具有第二金屬互連層的第二襯底和一具有第三金屬互連層的第三襯底，包括以下步驟：第一襯底的第一鍵合面和第二襯底的第二鍵合面相對設(shè)置后進行混合鍵合；對第二襯底減薄第一預(yù)定厚度；在第二襯底中對應(yīng)第二金屬互連層的位置進行第一金屬線的引出，引出第一金屬線的面作為第四鍵合面；對第二襯底的第四鍵合面和第三襯底的第三鍵合面進行混合鍵合；對第三襯底減薄第二預(yù)定厚度；于第三襯底中對應(yīng)第三金屬互連層的位置進行第二金屬線的引出，并于第三襯底表面形成一SiN層；有益效果：可以實現(xiàn)三層芯片集成，從而提高器件性能和集成度。

技術(shù)領(lǐng)域

本發(fā)明涉及集成芯片制造領(lǐng)域，尤其涉及一種三層芯片集成方法。

背景技術(shù)

當(dāng)前的三維集成電路(3D-IC)技術(shù)是通過硅穿孔或者混合鍵合將兩個不同的芯片進行集成，雖然達到了集成器件性能的提高。但隨著科技的發(fā)展，人們對器件性能和集成度的要求越來越高，兩層芯片集成已經(jīng)不能滿足日益膨脹的需求了。

發(fā)明內(nèi)容

針對上述問題，本發(fā)明提供了一種三層芯片集成方法，其中，提供一具有第一金屬互連層的第一襯底、一具有第二金屬互連層的第二襯底和一具有第三金屬互連層的第三襯底，包括以下步驟：

步驟S1，所述第一襯底的第一鍵合面和所述第二襯底的第二鍵合面相對設(shè)置后進行混合鍵合；

步驟S2，對所述第二襯底減薄第一預(yù)定厚度；

步驟S3，在所述第二襯底中對應(yīng)所述第二金屬互連層的位置進行第一金屬線的引出，引出所述第一金屬線的面作為第四鍵合面；

步驟S4，對所述第二襯底的所述第四鍵合面和所述第三襯底的第三鍵合面進行混合鍵合；

步驟S5，對所述第三襯底減薄第二預(yù)定厚度；

步驟S6，于所述第三襯底中對應(yīng)所述第三金屬互連層的位置進行第二金屬線的引出，并于所述第三襯底表面形成一SiN層。

其中，所述步驟S1中的混合鍵合時，所述第一襯底位于所述第二襯底下方，且所述第一金屬互連層對準所述第二金屬互連層。

其中，所述步驟S3中所述金屬線的引出包括以下步驟：

步驟S31，在所述第二襯底中對應(yīng)所述第二金屬互連層的位置形成接觸孔；

步驟S32，于所述接觸孔內(nèi)填充一金屬層；

步驟S33，對所述金屬層進行研磨，至露出所述第二襯底。

其中，所述步驟S4中的混合鍵合為將所述第三襯底中的所述第三金屬互連層對準所述第一金屬線，隨后進行鍵合。

其中，所述第一金屬互連層采用銅、鎳、錫、錫銀合金、錫銀銅合金中一種或多種的組合。

其中，所述步驟S6中，所述第二金屬線的引出使用硅穿孔工藝。

有益效果：使用本方法，可以實現(xiàn)三層芯片集成，從而提高器件性能和集成度。

附圖說明

圖1～6本發(fā)明各步驟形成的結(jié)構(gòu)示意圖；

圖7本發(fā)明流程圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

需要說明的是，在不沖突的情況下，本發(fā)明中的實施例及實施例中的特征可以相互組合。