[發明專利]電子封裝件及其制法

在審

• 申請號: 201711353996.4
• 申請日: 2017-12-15
• 公開（公告）號: CN109841605A
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 蔡文山;鄭子企;林長甫
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/48;H01L21/60
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件及其制法，包括于承載結構上設置一具有導電體的電子元件，再以包覆層包覆該電子元件，之后將電子裝置設于該包覆層上，以利用該導電體電性連接該承載結構與該電子裝置，而降低該電子封裝件的整體厚度。

技術領域

本發明有關一種電子封裝件及其制法，尤指一種封裝堆疊結構及其制法。

背景技術

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，業界遂發展出堆疊多個封裝結構以形成封裝堆疊結構(Package on

Package，POP)的封裝型態，此種封裝型態能發揮系統封裝(SiP)異質整合特性，可將不同功用的電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，而適用于各種輕薄短小型電子產品。

圖1為悉知封裝堆疊結構1的剖面示意圖。如圖1所示，該封裝堆疊結構1包含有半導體元件11、下層封裝基板10、上層封裝基板12、多個支撐焊球13、電子裝置16(如記憶體晶片或記憶體封裝結構)以及封裝膠體14。該半導體元件11以覆晶方式設于該下層封裝基板10上，且該電子裝置16也以覆晶方式設于于該上層封裝基板12上。該些支撐焊球13用以連結且電性耦接該下層封裝基板10與該上層封裝基板12。該封裝膠體14包覆該些支撐焊球13與該半導體元件11。可選擇性地，形成底膠19于該半導體元件11與該下層封裝基板10之間。

然而，前述悉知封裝堆疊結構1中，該上層封裝基板12為有機封裝基板，其可為具有核心層120或無核心(coreless)型式，然其厚度d極厚，約為150至800微米(um)，故該封裝堆疊結構1的整體厚度D難以降低，因而無法符合現今終端電子產品輕薄短小的需求。

此外，即使采用厚度d最薄的上層封裝基板12，然因該支撐焊球13的高度R需大于該半導體元件11的高度r，以避免該半導體元件11碰撞該上層封裝基板12而損壞的問題，故該封裝堆疊結構1的整體厚度D因受限于該支撐焊球13的高度R而難以縮減至小于240微米。

因此，如何克服悉知技術中的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述悉知技術的缺失，本發明提供一種電子封裝件及其制法，可降低該電子封裝件的整體厚度。

本發明的電子封裝件，包括：承載結構；電子元件，其設于該承載結構上，其中，該電子元件具有相對的第一側與第二側，并以該第一側結合于該承載結構上；導電體，其形成于該電子元件中并連通該第一側與第二側且電性連接該承載結構；包覆層，其形成于該承載結構上以包覆該電子元件，且令該導電體外露出該包覆層；以及電子裝置，其接置于該包覆層上且電性連接該導電體。

本發明復提供一種電子封裝件的制法，包括：設置至少一電子元件于一承載結構上，其中，該電子元件具有相對的第一側與第二側，并以該第一側結合于該承載結構上，且于該電子元件中形成有多個連通該第一側與第二側且電性連接該承載結構的導電體；形成包覆層于該承載結構上以包覆該電子元件，且令該導電體外露出該包覆層；以及接置電子裝置于該包覆層上，且令該電子裝置電性連接該導電體。

前述的電子封裝件及其制法中，該電子元件于該第一側或第二側設有多個電極墊，以電性連接該承載結構。

前述的電子封裝件及其制法中，該導電體凸伸出該電子元件的第二側。

前述的電子封裝件及其制法中，該電子裝置與該包覆層之間形成有絕緣材。例如，該絕緣材為介電材、封裝材或非導電性薄膜。