[發(fā)明專利]TFT陣列基板全接觸式測試線路

有效

• 申請?zhí)枺?/td>: 201711351770.0
• 申請日: 2017-12-15
• 公開（公告）號: CN108122804B
• 公開（公告）日: 2019-12-03
• 發(fā)明（設計）人: 陳彩琴
• 申請（專利權）人: 武漢華星光電半導體顯示技術有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L27/12
• 代理公司: 44265 深圳市德力知識產權代理事務所
• 代理人: 林才桂<國際申請>=<國際公布>=<進入

1.一種TFT陣列基板全接觸式測試線路，其特征在于，包括多條數(shù)據(jù)線(1)、設于所述多條數(shù)據(jù)線(1)的扇出區(qū)(11)之外的驅動芯片(3)及設于所述驅動芯片(3)遠離所述扇出區(qū)(11)一側的測試芯片(5)，并且所述驅動芯片(3)位于面板切割界線(7)之內，而所述測試芯片(5)位于面板切割界線(7)之外；

所述驅動芯片(3)包括多個驅動端子(31)，一驅動端子(31)對應電性連接一數(shù)據(jù)線(1)；所述測試芯片(5)包括多個測試端子(51)，一測試端子(51)至少通過一走線(35)電性連接一驅動端子(31)；

所述驅動端子(31)與測試端子(51)均由與TFT陣列基板內TFT的有源層同層的半導體(S)及與TFT陣列基板內TFT的源/漏極同層的金屬(M)制作而成，所述走線(35)由與TFT陣列基板內TFT的有源層同層的半導體(S)制作而成。

2.如權利要求1所述的TFT陣列基板全接觸式測試線路，其特征在于，所述與TFT陣列基板內TFT的有源層同層的半導體(S)為摻雜了磷離子或硼離子的多晶硅。

3.如權利要求1所述的TFT陣列基板全接觸式測試線路，其特征在于，所述與TFT陣列基板內TFT的源/漏極同層的金屬(M)為鉬、鈦、鋁、銅中的一種或幾種的層疊組合。

4.如權利要求1所述的TFT陣列基板全接觸式測試線路，其特征在于，完成TFT陣列基板全接觸式測試后，所述測試芯片(5)在面板切割時被切割掉。

5.如權利要求1所述的TFT陣列基板全接觸式測試線路，其特征在于，所述測試端子(51)的數(shù)量與所述驅動端子(31)的數(shù)量相等，一測試端子(51)通過一走線(35)對應電性連接一驅動端子(31)。

6.如權利要求1所述的TFT陣列基板全接觸式測試線路，其特征在于，所述驅動端子(31)的數(shù)量是所述測試端子(51)的數(shù)量的m倍，m為大于1的正整數(shù)，一測試端子(51)通過相鄰的m條走線(35)與多路復用器(6)對應電性連接相鄰的m個驅動端子(31)。

7.如權利要求6所述的TFT陣列基板全接觸式測試線路，其特征在于，所述驅動端子(31)的數(shù)量是所述測試端子(51)的數(shù)量的兩倍，一測試端子(51)通過相鄰的兩條走線(35)與多路復用器(6)對應電性連接相鄰的兩個驅動端子(31)；

所述多路復用器(6)包括間隔設置的第一開關薄膜晶體管(T1)與第二開關薄膜晶體管(T2)；所述第一開關薄膜晶體管(T1)的柵極接入第一控制信號(MS1)，所述第二開關薄膜晶體管(T2)的柵極接入第二控制信號(MS2)；設n為正整數(shù)，第n個測試端子(51)與第2n-1條測試走線(35)分別電線連接第n個第一開關薄膜晶體管(T1)的源極與漏極，第2n-1條測試走線(35)電性連接第2n-1個驅動端子(31)；第n個測試端子(51)與第2n條測試走線(35)分別電線連接第n個第二開關薄膜晶體管(T2)的源極與漏極，第2n條測試走線(35)電性連接第2n個驅動端子(31)。