[發明專利]FINFET器件及其制造方法

有效

• 申請號: 201711351246.3
• 申請日: 2017-12-15
• 公開（公告）號: CN108807381B
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 鄭銘龍;林彥君;林大文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/78;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種半導體器件包括P型場效應晶體管(PFET)和NFET。PFET包括設置在襯底中的N阱、設置在N阱上方的第一鰭結構、設置在N阱上方的第一襯墊層以及設置在第一襯墊層上方的第二襯墊層。第一襯墊層和第二襯墊層包括不同的材料。NFET包括設置在襯底中的P阱、設置在P阱上方的第二鰭結構、設置在P阱上方的第三襯墊層。第三襯墊層和第二襯墊層包括相同的材料。本發明實施例涉及FINFET器件及其制造方法。

技術領域

本發明實施例涉及FINFET器件及其制造方法。

背景技術

為了追求更高的器件密度、更高的性能和更低的成本，半導體產業已經發展到納米技術工藝節點。隨著這種進展的發生，來自制造和設計問題的挑戰已經導致諸如鰭式場效應晶體管(FinFET)器件的三維設計的發展。利用從襯底延伸的薄的“鰭”(或鰭狀結構)制造典型的FinFET器件。鰭通常包括硅并形成晶體管器件的主體。在這個垂直的鰭中形成晶體管的溝道。在鰭上方(例如，包裹在鰭周圍)提供柵極。這種類型的柵極允許更好地控制溝道。FinFET器件的其他優勢包括降低的短溝道效應和較高的電流。

然而，傳統FinFET器件仍然可能具有特定的缺陷。例如，用于傳統的FinFET器件的淺溝槽隔離(STI)襯墊還沒有配置為優化FinFET器件的性能。

因此，盡管現有的FinFET器件及其制造通常已經足夠用于其預期的目的，但是還沒有在各個方面完全令人滿意。

發明內容

根據本發明的一些實施例，提供了一種半導體器件，包括：P型場效應晶體管(PFET)，包括：N阱，設置在襯底中；隔離結構，設置在所述N阱上方；第一鰭結構，設置在所述N阱上方，其中，所述第一鰭結構包括下部區段和設置在所述下部區段上方的上部區段，并且其中，所述下部區段設置在所述隔離結構的上表面下方；第一襯墊層，設置在所述N阱上方和所述第一鰭結構的下部區段的側壁上；以及第二襯墊層，設置在所述第一襯墊層上方，其中，所述第一襯墊層和所述第二襯墊層包括不同的材料；以及N型場效應晶體管(NFET)，包括：P阱，設置在所述襯底中；隔離結構，設置在所述P阱上方；第二鰭結構，設置在所述P阱上方，其中，所述第二鰭結構包括下部區段和設置在所述下部區段上方的上部區段，并且其中，所述下部區段設置在所述隔離結構的上表面下方；以及第三襯墊層，設置在所述P阱上方和所述第二鰭結構的下部區段的側壁上，其中，所述第三襯墊層和所述第二襯墊層包括相同的材料。

根據本發明的另一些實施例，提供了一種FinFET器件，包括：P型場效應晶體管(PFET)，包括：N阱，形成在襯底中，其中，所述N阱包括第一部分和突出于所述第一部分的第二部分；第一半導體層，位于所述N阱的第二部分上方，其中，所述第一半導體層包括硅鍺，并且其中，所述N阱的第二部分和所述第一半導體層是所述P型場效應晶體管的第一鰭結構的部分；第一襯墊層，位于所述N阱的第一部分上方和所述N阱的第二部分的側壁上方，但不位于所述第一半導體層上方，其中，所述第一襯墊層包括防止所述硅鍺被氧化的材料；以及第二襯墊層的第一區段，位于所述第一襯墊層上方，其中，所述第二襯墊層包括對硅產生應力的材料；以及N型場效應晶體管(NFET)，包括：P阱，形成在所述襯底中，其中，所述P阱包括第一部分和突出于所述第一部分的第二部分；第二半導體層，位于所述P阱的第二部分上方，其中，所述第二半導體層包括硅，并且其中，所述P阱的第二部分和所述第二半導體層是所述N型場效應晶體管的第二鰭結構的部分；以及所述第二襯墊層的第二區段，位于所述P阱的第一部分上方和所述P阱的第二部分的側壁上，但不位于所述第二半導體層上方。