[發明專利]FINFET器件及其制造方法

有效

• 申請號: 201711351246.3
• 申請日: 2017-12-15
• 公開（公告）號: CN108807381B
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 鄭銘龍;林彥君;林大文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/78;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

P型場效應晶體管(PFET)，包括：

N阱，設置在襯底中；

隔離結構，設置在所述N阱上方；

第一鰭結構，設置在所述N阱上方，其中，所述第一鰭結構包括下部區段和設置在所述下部區段上方的上部區段，并且其中，所述下部區段設置在所述隔離結構的上表面下方；

所述下部區段還包括設置在所述N阱上方的第二半導體層，所述第二半導體層包含硅層，所述上部區段包括第一半導體層，所述第一半導體層包含硅鍺層；

第一襯墊層，設置在所述N阱上方和所述第一鰭結構的下部區段的側壁上；以及

第二襯墊層，設置在所述第一襯墊層上方，其中，所述第一襯墊層和所述第二襯墊層包括不同的材料，所述第一襯墊層和所述第二襯墊層均與所述第一半導體層和所述第二半導體層的接觸界面共面；以及

N型場效應晶體管(NFET)，包括：

P阱，設置在所述襯底中；

隔離結構，設置在所述P阱上方；

第二鰭結構，設置在所述P阱上方，其中，所述第二鰭結構包括下部區段和設置在所述下部區段上方的上部區段，并且其中，所述下部區段設置在所述隔離結構的上表面下方；以及

第三襯墊層，設置在所述P阱上方和所述第二鰭結構的下部區段的側壁上，其中，所述第三襯墊層和所述第二襯墊層包括相同的材料，所述第三襯墊層的頂面與所述隔離結構的頂面共面，

其中，所述P型場效應晶體管和所述N型場效應晶體管具有不同數量的襯墊層。

2.根據權利要求1所述的半導體器件，其中：

所述第二鰭結構包括硅層；

所述第一襯墊層包括配置為防止所述硅鍺層被氧化的材料；以及

所述第三襯墊層包括配置為對所述N型場效應晶體管提供應力的材料。

3.根據權利要求2所述的半導體器件，其中：

所述第一襯墊層包括含氮化物的材料；

所述第二襯墊層包括含氧化物的材料；以及

所述第三襯墊層包括含氧化物層的材料。

4.根據權利要求3所述的半導體器件，其中：

所述第一襯墊層包括氮化硅；以及

所述第二襯墊層和所述第三襯墊層均包括氧化硅。

5.根據權利要求2所述的半導體器件，其中：

所述第一襯墊層和所述第二襯墊層的任何部分都不設置在所述硅鍺層的側壁上；以及

所述第三襯墊層的任何部分都不設置在所述硅層的側壁上。

6.根據權利要求1所述的半導體器件，其中：

所述第一襯墊層的部分設置在所述N阱的側面上；以及

所述第三襯墊層的部分設置在所述P阱的側面上。

7.根據權利要求1所述的半導體器件，其中，所述隔離結構包括淺溝槽隔離(STI)，并且其中，在截面側視圖中，所述第二襯墊層和所述第三襯墊層圍繞所述淺溝槽隔離。