[發(fā)明專利]用于三維集成電路封裝的硅通孔轉(zhuǎn)接板

有效

• 申請(qǐng)?zhí)枺?/td>: 201711350794.4
• 申請(qǐng)日: 2017-12-15
• 公開（公告）號(hào): CN108054155B
• 公開（公告）日: 2020-05-05
• 發(fā)明（設(shè)計(jì)）人: 蔡鏡波;程自闖;張亮
• 申請(qǐng)（專利權(quán)）人: 佛山金航向電子科技有限公司
• 主分類號(hào): H01L23/538
• 分類號(hào): H01L23/538;H01L27/02;H01L21/762
• 代理公司: 北京華仁聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11588
• 代理人: 國紅

本發(fā)明涉及一種用于三維集成電路封裝的硅通孔轉(zhuǎn)接板，包括：Si基板(11)；MOS管(12)，設(shè)置于Si基板(11)內(nèi)；隔離區(qū)(13)，設(shè)置于MOS管(12)四周且上下貫通Si基板(11)，用于對(duì)MOS管(12)進(jìn)行隔離；TSV區(qū)(14)，設(shè)置于MOS管(12)和隔離區(qū)(13)形成區(qū)域的兩側(cè)且上下貫通Si基板(11)，TSV區(qū)(14)內(nèi)的填充材料為銅；第一絕緣層(15)，設(shè)置于Si基板(11)的上表面；第二絕緣層(16)，設(shè)置于Si基板(11)的下表面；互連線(17)，設(shè)置于Si基板(11)上，用于連接TSV區(qū)(14)的第一端面和MOS管(12)；銅凸點(diǎn)(18)，設(shè)置于TSV區(qū)(14)的第二端面上。本發(fā)明提供的硅通孔轉(zhuǎn)接板通過在硅通孔轉(zhuǎn)接板上設(shè)置MOS管，增強(qiáng)了層疊封裝芯片的抗靜電能力。

技術(shù)領(lǐng)域

本發(fā)明屬半導(dǎo)體集成電路技術(shù)領(lǐng)域，特別涉及一種用于三維集成電路封裝的硅通孔轉(zhuǎn)接板。

背景技術(shù)

如今的半導(dǎo)體工業(yè)界普遍認(rèn)為，三維(Three-Dimension，3D)集成技術(shù)，是可以使芯片繼續(xù)沿著摩爾定律的藍(lán)圖向前發(fā)展的重要技術(shù)之一，這一技術(shù)可以縮短互連長度，從而提高電路速度、降低功耗，并增加系統(tǒng)存儲(chǔ)帶寬。其中，基于硅通孔(Through-SiliconVia，簡(jiǎn)稱TSV)技術(shù)的三維集成是重要組成部分，TSV技術(shù)可實(shí)現(xiàn)芯片與芯片間距離最短、間距最小的互連。

作為芯片成功及量產(chǎn)的重要指標(biāo)，3D-IC(三維集成電路)堆疊后的整體靜電放電(Electro-Static Discharge，簡(jiǎn)稱ESD)性能是一個(gè)不容忽視的方面，超大規(guī)模的3D-IC芯片在ESD設(shè)計(jì)上面臨著巨大的挑戰(zhàn)，ESD會(huì)影響整個(gè)3D-IC芯片的電學(xué)性能，甚至無法正常工作。

轉(zhuǎn)接板通常是指芯片與封裝基板之間的互連和引腳再分布的功能層。轉(zhuǎn)接板可以將密集的I/O引線進(jìn)行再分布，實(shí)現(xiàn)多芯片的高密度互連，成為納米級(jí)集成電路與毫米級(jí)宏觀世界之間電信號(hào)連接最有效的手段之一。常規(guī)ESD設(shè)計(jì)重在解決單個(gè)芯片內(nèi)靜電放電問題。在利用轉(zhuǎn)接板實(shí)現(xiàn)多功能芯片集成時(shí)，不同芯片的抗靜電能力不同，在三維堆疊時(shí)抗靜電能力弱的芯片會(huì)影響到封裝后整個(gè)系統(tǒng)的抗靜電能力，因此如何提高基于TSV工藝的系統(tǒng)級(jí)封裝的抗靜電能力成為半導(dǎo)體行業(yè)亟待解決的問題。

發(fā)明內(nèi)容

為了提高3D集成電路的系統(tǒng)級(jí)封裝抗靜電能力，本發(fā)明提供了一種用于三維集成電路封裝的硅通孔轉(zhuǎn)接板；本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實(shí)現(xiàn)：

本發(fā)明的實(shí)施例提供了一種用于三維集成電路封裝的硅通孔轉(zhuǎn)接板，包括：

Si基板11；

MOS管12，設(shè)置于所述Si基板11內(nèi)；

隔離區(qū)13，設(shè)置于所述MOS管12四周且上下貫通所述Si基板11，用于對(duì)所述MOS管12進(jìn)行隔離；

TSV區(qū)14，設(shè)置于所述MOS管12和所述隔離區(qū)13形成區(qū)域的兩側(cè)且上下貫通所述Si基板11，所述TSV區(qū)14內(nèi)的填充材料為銅；

第一絕緣層15，設(shè)置于所述Si基板11的上表面；

第二絕緣層16，設(shè)置于所述Si基板11的下表面；

互連線17，設(shè)置于所述Si基板11上，用于連接所述TSV區(qū)14的第一端面和所述MOS管12；

銅凸點(diǎn)18，設(shè)置于所述TSV區(qū)14的第二端面上。

在本發(fā)明的一個(gè)實(shí)施例中，所述MOS管12包括：P阱區(qū)、柵極區(qū)、源區(qū)、漏區(qū)和P阱接觸區(qū)；其中，所述柵極區(qū)設(shè)置于所述P阱區(qū)上，所述源區(qū)和所述漏區(qū)設(shè)置于所述P阱區(qū)內(nèi)且分別位于所述柵極區(qū)的第一側(cè)和第二側(cè)，所述P阱接觸區(qū)設(shè)置于所述P阱區(qū)內(nèi)且位于所述柵極區(qū)的第二側(cè)。