[發明專利]電子設備

有效

• 申請號: 201711350355.3
• 申請日: 2017-12-15
• 公開（公告）號: CN108736876B
• 公開（公告）日: 2021-11-16
• 發明（設計）人: 李在仁
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/08;H03K19/21
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 李少丹;許偉群

1.一種電子設備，包括：

脈沖延遲電路，其被配置為基于命令脈沖來產生輸入控制脈沖；以及

邏輯電路，其被配置為在輸入信號維持特定邏輯電平組合的同時，基于輸入控制脈沖來將來自多個輸入信號的一些輸入信號輸出為經傳輸的輸入信號，并且被配置為根據來自所述多個輸入信號的剩余輸入信號來對經傳輸的輸入信號執行預定的邏輯運算以產生輸出信號，其中，命令脈沖被創建以執行寫入操作或讀取操作；其中，來自所述多個輸入信號的一些輸入信號包括第一輸入信號和第二輸入信號；其中，經傳輸的輸入信號包括第一經傳輸的輸入信號和第二經傳輸的輸入信號；以及其中，邏輯電路包括：輸入信號傳輸電路，其被配置為基于輸入控制脈沖來從第一輸入信號和第二輸入信號產生第一經傳輸的輸入信號、第一補償的經傳輸的輸入信號、第二經傳輸的輸入信號和第二補償的經傳輸的輸入信號。

2.根據權利要求1所述的電子設備，其中，脈沖延遲電路將命令脈沖延遲預定的時間以產生輸入控制脈沖。

3.根據權利要求1所述的電子設備，其中，使用反相器鏈電路或多個異或門來實現脈沖延遲電路。

4.根據權利要求1所述的電子設備，其中，預定的邏輯運算是異或運算。

5.根據權利要求1所述的電子設備，其中，輸入信號傳輸電路與輸入控制脈沖被創建的時間點同步地將第一輸入信號輸出為第一經傳輸的輸入信號并且將第二輸入信號輸出為第二經傳輸的輸入信號。

6.根據權利要求1所述的電子設備，其中，輸入信號傳輸電路反相緩沖第一經傳輸的輸入信號以產生第一補償的經傳輸的輸入信號，并且反相緩沖第二經傳輸的輸入信號以產生第二補償的經傳輸的輸入信號。

7.根據權利要求1所述的電子設備，

其中，來自所述多個輸入信號的剩余輸入信號包括第三輸入信號；以及

其中，邏輯電路還包括：輸出信號發生電路，其被配置為對第一經傳輸的輸入信號、第一補償的經傳輸的輸入信號、第二經傳輸的輸入信號、第二補償的經傳輸的輸入信號以及第三輸入信號執行預定的邏輯運算以產生輸出信號。

8.根據權利要求7所述的電子設備，其中，輸出信號發生電路：被配置為基于第一經傳輸的輸入信號和第一補償的經傳輸的輸入信號來將第二經傳輸的輸入信號或第二補償的經傳輸的輸入信號輸出到第一節點，被配置為基于第一經傳輸的輸入信號和第一補償的經傳輸的輸入信號來將第二經傳輸的輸入信號或第二補償的經傳輸的輸入信號輸出到第二節點，以及被配置為基于第三輸入信號來緩沖第一節點或第二節點的信號以產生輸出信號。

9.一種電子設備，包括：

第一脈沖延遲電路，其被配置為基于命令脈沖來產生第一輸入控制脈沖；

第二脈沖延遲電路，其被配置為基于第一輸入控制脈沖來產生第二輸入控制脈沖；

第一邏輯電路，其被配置為與第一輸入控制脈沖同步地對第一輸入信號至第三輸入信號執行預定的邏輯運算以產生第一輸出信號；

第二邏輯電路，其被配置為與第一輸入控制脈沖同步地對第四輸入信號至第六輸入信號執行預定的邏輯運算以產生第二輸出信號；

第三邏輯電路，其被配置為與第一輸入控制脈沖同步地對第七輸入信號至第九輸入信號執行預定的邏輯運算以產生第三輸出信號；以及

第四邏輯電路，其被配置為與第二輸入控制脈沖同步地對第一輸出信號至第三輸出信號執行預定的邏輯運算以產生第四輸出信號。

10.根據權利要求9所述的電子設備，其中，命令脈沖被創建以執行寫入操作或讀取操作。

11.根據權利要求9所述的電子設備，

其中，第一脈沖延遲電路將命令脈沖延遲第一延遲時間以產生第一輸入控制脈沖；以及

其中，第二脈沖延遲電路將第一輸入控制脈沖延遲第二延遲時間以產生第二輸入控制脈沖。