[發明專利]半導體襯底及具有半導體襯底的半導體封裝結構

有效

• 申請號: 201711337277.3
• 申請日: 2015-03-19
• 公開（公告）號: CN107994002B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 廖國成;陳家慶;丁一權
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本發明涉及一種半導體封裝結構，其包含半導體襯底、半導體芯片及導電材料。所述半導體襯底包含絕緣層、導電電路層及導電凸塊。所述導電電路層從所述絕緣層的頂表面凹入，且包含至少一個襯墊。所述導電凸塊安置在所述至少一個襯墊上。所述導電凸塊的側表面、所述至少一個襯墊的頂表面及所述絕緣層的側表面一起界定容置空間。所述導電材料電連接所述導電凸塊與所述半導體芯片，且所述導電材料的一部分安置在所述容置空間中。

本申請是申請日為2015年03月19日，申請號為“201510120701.3”，而發明名稱為“半導體襯底及具有半導體襯底的半導體封裝結構”的申請的分案申請。

技術領域

本發明涉及半導體襯底及具有半導體襯底的半導體封裝結構。明確地說，本發明涉及用于倒裝芯片接合/互連的半導體襯底及具有半導體襯底的半導體封裝結構。

背景技術

隨著電子行業的快速發展及半導體處理技術的進展，半導體芯片與越來越多的電子元件集成以實現更好的電氣性能。因此，半導體芯片具備更多的輸入/輸出(I/O)連接。為了使半導體封裝小型化同時使用具有增加的數目個I/O連接的半導體芯片，用于攜載半導體芯片的半導體襯底的接合墊密度應相對應地增加。

然而，半導體封裝的小型化還減少半導體襯底上在半導體芯片周圍的空間，從而導致進一步需要較高密度的接合墊/焊料。

半導體芯片的電路與半導體襯底的電路之間的互連可借助于凸塊/焊料來進行，所述凸塊/焊料附接到半導體芯片的接合墊，且接合到半導體襯底的接合墊上的相對應的互連凸塊/支柱。然而，對于倒裝芯片封裝，當接合墊密度高時，可能難以在半導體芯片與半導體襯底之間執行接合工藝。可能容易在鄰近的導電跡線與半導體襯底的互連凸塊/支柱之間發生短路，這是因為焊料可形成橋接器且產品可由此出故障。

發明內容

本發明的一方面涉及一種半導體封裝結構。在一實施例中，所述半導體封裝結構包括半導體襯底、半導體芯片及導電材料。所述半導體襯底包括絕緣層、導電電路層及導電凸塊。所述絕緣層具有頂表面。所述導電電路層從所述絕緣層的所述頂表面凹入。所述導電電路層包括至少一個襯墊及連接到所述至少一個襯墊的導電跡線。所述導電凸塊安置在所述至少一個襯墊上。所述導電凸塊的側表面、所述至少一個襯墊的頂表面及所述絕緣層的側表面一起界定容置空間。所述導電材料電連接到所述導電凸塊及所述半導體芯片。所述導電材料的一部分安置在所述容置空間中。

本發明的另一方面涉及一種半導體襯底。在一實施例中，所述半導體襯底包括絕緣層、導電電路層及第一導電凸塊。所述絕緣層具有頂表面。所述導電電路層從所述絕緣層的所述頂表面凹入。所述導電電路層包括至少一個第一襯墊及連接到所述第一襯墊的第一導電跡線。所述第一導電凸塊安置在所述第一襯墊上，其中所述第一導電凸塊的寬度小于所述第一襯墊的寬度，且所述第一導電凸塊的側表面、所述第一襯墊的頂表面及所述絕緣層的側表面一起界定第一容置空間。

本發明的另一方面涉及一種半導體封裝結構。在一實施例中，所述半導體封裝結構包括半導體襯底、半導體芯片及導電材料。所述半導體襯底包括絕緣層、導電電路層及第一導電凸塊。所述絕緣層具有頂表面。所述導電電路層從所述絕緣層的所述頂表面凹入。所述導電電路層包括至少一個第一襯墊及連接到所述第一襯墊的第一導電跡線。所述第一導電凸塊安置在所述第一襯墊上。所述導電材料電連接到所述第一導電凸塊及所述半導體芯片。所述導電材料的一部分低于所述絕緣層的所述頂表面。

附圖說明

圖1為根據本發明的一實施例的半導體襯底的透視圖；

圖2為沿著圖1的半導體襯底的線2-2截取的截面圖；

圖3為根據本發明的一實施例的半導體封裝結構的部分截面圖；

圖4為根據本發明的另一實施例的半導體封裝結構的部分截面圖；

圖5為根據本發明的另一實施例的半導體封裝結構的部分截面圖；