[發明專利]集成電路封裝件及其形成方法

有效

• 申請號: 201711335299.6
• 申請日: 2017-12-14
• 公開（公告）號: CN109216204B
• 公開（公告）日: 2021-11-09
• 發明（設計）人: 林俊成;鄭禮輝;蔡柏豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/56;H01L23/31;H01L23/498
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了集成電路封裝件及其形成方法。方法包括在載體上方形成導電柱。將集成電路管芯附接至載體，集成電路管芯設置為鄰近導電柱。在導電柱和集成電路管芯周圍形成密封劑。去除載體以暴露導電柱的第一表面和密封劑的第二表面。在第一表面和第二表面上方形成聚合物材料。固化聚合物材料以形成環形結構。環形結構的內邊緣在平面圖中與第一表面重疊。環形結構的外邊緣在平面圖中與第二表面重疊。

技術領域

本發明的實施例涉及集成電路封裝件及其形成方法。

背景技術

半導體器件用于各種電子應用中，諸如個人計算機、手機、數碼相機和其他電子裝置。通常通過在半導體襯底上方依次沉積絕緣或介電層、導電層和半導體材料層以及使用光刻圖案化各個材料層以在材料層中形成電子組件和元件來制造半導體器件。在單個半導體晶圓上通常制造數十或數百個集成電路。通過沿著劃線鋸切集成電路來分割單獨的管芯。然后在多芯片模塊或其他類型的封裝中來分別封裝單獨的管芯。

由于各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的持續改進，半導體工業已經經歷了快速增長。對于大部分而言，集成密度的這種改進來自最小部件尺寸的反復減小(例如，朝著亞20nm節點縮小半導體工藝節點)，這允許將更多的組件集成到給定區域。隨著對微型化、更高的速度和更大的帶寬以及更低的功耗和延遲的需求，已經產生了對半導體管芯的更小和更具創造性的封裝技術的需求。

隨著半導體技術進一步發展，堆疊半導體器件(例如，三維集成電路(3DIC))已經作為有效替代出現以進一步減小半導體器件的物理尺寸。在堆疊半導體器件中，在不同的半導體晶圓上制造諸如邏輯、存儲器、處理電路等的有源電路。兩個或多個半導體晶圓可以安裝或堆疊在彼此的頂部以進一步減小半導體器件的形狀因數。疊層封裝(POP)器件是3DIC的一種類型，其中，管芯被封裝并且之后與一個或多個其他封裝管芯封裝在一起。封裝件上芯片(COP)是3DIC的另一張類型，其中，管芯被封裝并且之后與一個或多個其他封裝管芯封裝在一起。

發明內容

本發明的實施例提供了一種形成集成電路封裝件的方法，包括：在載體上方形成導電柱；將集成電路管芯附接至所述載體，所述集成電路管芯設置為鄰近所述導電柱；在所述導電柱和所述集成電路管芯周圍形成密封劑；去除所述載體以暴露所述導電柱的第一表面和所述密封劑的第二表面；在所述第一表面和所述第二表面上方形成聚合物材料；以及固化所述聚合物材料以形成環形結構，其中，所述環形結構的內邊緣在平面圖中與所述第一表面重疊，并且其中，所述環形結構的外邊緣在所述平面圖中與所述第二表面重疊。

本發明的另一實施例提供了一種形成集成電路封裝件的方法，包括：在載體上方形成導電柱；將集成電路管芯附接至所述載體，所述集成電路管芯設置為鄰近所述導電柱；在所述載體上方和所述導電柱周圍形成聚合物材料；固化所述聚合物材料以形成環形結構；以及在所述環形結構上方以及所述導電柱和所述集成電路管芯周圍形成密封劑。

本發明的又一實施例提供了一種集成電路封裝件結構，包括：集成電路管芯；密封劑，沿著所述集成電路管芯的側壁延伸，所述密封劑具有第一表面和與所述第一表面相對的第二表面；導電柱，延伸穿過所述第一表面和所述第二表面之間的所述密封劑；以及環形結構，設置在所述密封劑的所述第一表面處，所述環形結構在平面圖中圍繞所述導電柱。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1至圖8是根據一些實施例的在集成電路管芯的制造期間的各個處理步驟的截面圖。

圖9至圖15、圖16A、圖16B、圖17、圖18A、圖18B、圖19A、圖19B、圖20A和圖20B是根據一些實施例的在集成電路封裝件的制造期間的各個處理步驟的截面圖。