[發明專利]半導體元件

在審

• 申請號: 201711331673.5
• 申請日: 2017-12-06
• 公開（公告）號: CN109216457A
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 楊哲維;林浩雄;潘正圣
• 申請（專利權）人: 臺灣積體電路制造股份有限公司;林浩雄
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種半導體元件，包括從基材突出的半導體鰭、在半導體鰭上方的柵電極、在半導體鰭與柵電極之間的柵極絕緣層、設置在半導體鰭的相對側面上的源極及漏極區域、在源極及漏極區域之間的區域中形成的第一應力物。第一應力物是包括于漸變深度形成的多個漸變部分的漸變的應變應力物。第一應力物經配置以產生漸變的壓縮應力或漸變的拉伸應力之一。

技術領域

本揭露一般是關于一種用于形成應力物的方法、一種具有應力物的半導體、以及其形成方法，特別是關于一種使用犧牲層通過離子束直接形成納米應力物的方法、一種具有通過離子束形成的納米應力物的半導體、以及其形成方法。

背景技術

在半導體元件中，已經應用工程應變來改良電子/空穴遷移率。

用于在半導體材料內部形成應力物的現代方法通常需要離子植入遮罩，這進一步需要光微影制程，用以控制待形成的應力物的橫向位置。在此方法中，因為應力物通過相同植入同時形成，獨立地單獨控制應力物(包括其相對位置、深度、大小、及摻雜濃度)是不可實現的。目前通過改變用以形成應變器的離子束的加速電壓來進行應力物距表面(例如，基材的頂表面)的深度的控制。改變離子束的加速電壓的問題是產出量可由于機械穩定時間而延遲。

發明內容

根據本揭露的一些態樣，在一或多個應力物經植入晶體管中的情形中，晶體管的通道區域可通過壓縮應力或拉伸應力偏置，并且由此，可改良電子遷移率或空穴遷移率。晶體管可因此在相對較低的功率消耗的情況下于相對高的頻率操作。根據本揭露的一些態樣，一種半導體元件包括從基材突出的半導體鰭。半導體元件進一步包括設置在半導體鰭上方的柵電極。柵極絕緣層經設置在半導體鰭與柵電極之間。源極及漏極區域經設置在半導體鰭的相對側面上，并且第一應力物在基材在源極與漏極區域之間的區域中或在半導體鰭在源極與漏極區域之間的區域中形成。第一應力物是包括于漸變的深度形成的多個漸變的部分的漸變的應變應力物，并且第一應力物經配置以產生漸變的壓縮應力或漸變的拉伸應力之一。

附圖說明

當結合隨附附圖閱讀時，自以下詳細描述將很好地理解本揭露的態樣。應注意，根據工業中的標準實務，各特征并非按比例繪制。事實上，出于論述清晰的目的，可任意增加或減小各特征的尺寸。

圖1是根據本揭露的實施方式的應變的通道晶體管的示意性橫截面圖；

圖2是根據本揭露的實施方式的應變的通道晶體管的示意性橫截面圖；

圖3A、圖3B及圖3C是根據本揭露的實施方式的于基材中至所關注區域中的所要深度處植入摻雜劑或雜質的概念圖；

圖4是通過根據本揭露的實施方式的方法制造的應力物的結構以及例示性結構的尺寸；

圖5A、圖5B、圖5C、圖5D、圖5E、圖5F、圖5G、圖5H、圖5I及圖5J是根據本揭露的實施方式的示出用于制造圖1所示的應變的通道晶體管的制程流的制程階段；

圖6A、圖6B、圖6C、圖6D、圖6E及圖6F是根據本揭露的實施方式的示出用于制造圖2所示的應變的通道晶體管的制程流的制程階段；

圖7A、圖7B、圖7C、圖7D、圖7E及圖7F是根據本揭露的實施方式的示出用于制造多個半導體納米線(NW)的制程流的制程階段；

圖8A是在具有嵌入其中的氦應力物的硅(111)基材上形成的砷化銦納米線的穿透式電子顯微鏡(TEM)影像；

圖8B是圖8A的區域R1的穿透式電子顯微鏡(TEM)影像及繞射影像；以及

圖8C是圖8A的區域R2的穿透式電子顯微鏡(TEM)影像及繞射影像。

具體實施方式