[發明專利]基于FPGA的光通信傳輸網AMC引接板及其實現方法

在審

• 申請號: 201711330461.5
• 申請日: 2017-12-13
• 公開（公告）號: CN107911188A
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 王堯;陳偉峰;韓哲;賈朋朋
• 申請（專利權）人: 天津光電通信技術有限公司
• 主分類號: H04J3/16
• 分類號: H04J3/16;H04B10/40
• 代理公司: 天津中環專利商標代理有限公司12105
• 代理人: 王鳳英

1.一種基于FPGA的光通信傳輸網AMC引接板，其特征在于，包括供電模塊、控制管理模塊、時鐘模塊和業務處理模塊，供電模塊分別與時鐘模塊、業務處理模塊、控制管理模塊連接，時鐘模塊分別與業務處理模塊、控制管理模塊連接，時鐘模塊、業務處理模塊和控制管理模塊分別與金手指連接，金手指與供電模塊連接；

所述的供電模塊包括兩種凌特電源芯片，包括一片雙路電源芯片和四片四路電源芯片，雙路電源芯片的型號為LTM4620，四路電源芯片的型號為LTM4644，所有凌特電源芯片的輸入為12V電源，所有凌特電源芯片的輸出端和輸出端使能信號分別與控制管理模塊連接；

所述的控制管理模塊包括STM32芯片和FLASH，STM32芯片的型號為STM32F437NIH6，FLASH的型號為M25P128，STM32芯片通過SPI口與FLASH相連，用于存儲和讀取路由信息，實現掉電保護功能，STM32芯片通過FE口與金手指相連，用于與其他板卡進行信息交換，STM32芯片通過GPIO口與供電模塊連接，用于控制板卡的上電順序，STM32芯片通過ADC口與供電模塊相連，用于監控電源軌的狀態，STM32芯片通過I2C口與時鐘模塊連接，用于配置與監控時鐘芯片工作狀態，STM32芯片通過SPI口與業務處理模塊連接，用于配置板卡路由信息并監控數據鏈路狀態；

所述的時鐘模塊包括兩個ZARLINK時鐘芯片和1個本地晶振，ZARLINK時鐘芯片型號為ZL30165GDG2，本地晶振型號為530BC155M520DGR，第一片ZARLINK時鐘芯片的hpdiff0管腳、hpdiff2管腳、hpdiff4管腳、hpdiff6管腳分別與第二片ZARLINK時鐘芯片的Ref0管腳、Ref1管腳、Ref2管腳、Ref3管腳連接，第二片ZARLINK時鐘芯片的Ref4管腳連接本地晶振，第二片ZARLINK時鐘芯片的Ref5管腳和hpout4管腳連接金手指；

所述的業務處理模塊包括兩片FPGA芯片，FPGA1芯片的型號為XC7K410T-3FFG900E，FPGA2芯片的型號為XC7K325T-2FFG900I，FPGA1芯片BANK117的四路SERDES收管腳分別與FPGA2芯片BANK118的四路SERDES發管腳相連，FPGA1芯片BANK118的四路SERDES發管腳分別與FPGA2芯片BANK118的四路SERDES收管腳相連，FPGA1芯片BANK115的四路SERDES收管腳分別與四個光模塊的發管腳相連，FPGA1芯片BANK117的四路SERDES發管腳分別與四個光模塊的收管腳相連。

2.一種采用如權利要求1所述的基于FPGA的光通信傳輸網AMC引接板實現方法，其特征在于，所述實現方法包括OTN信號接入處理工作流程、SDH信號高低階交叉處理工作流程和SDH信號解POS處理工作流程，其中所述的OTN信號接入處理工作流程有以下步驟：

（1）、FPGA1芯片通過BANK115接入四路OTN信號，并對OTN信號進行解FEC糾錯處理；

（2）、FPGA1芯片對糾錯后的信號進行SDH信號解映射處理，處理后的信號為SDH信號；

（3）、FPGA1芯片對解映射的SDH信號進行指針調整，使SDH信號同步，便于后端的SDH信號時隙交叉處理；

（4）、FPGA1芯片通過BANK118將SDH信號發送給FPGA2芯片，FPGA2芯片對SDH信號進行高階交叉處理，并通過BANK115-BANK117發送到AMC板外部；

（5）、外部設有的承載板或交叉板配合完成SDH空間交叉；

（6）、FPGA2芯片通過BANK115-BANK117接收來自外部承載板或交叉板發送的SDH信號，進行高階交叉處理；

所述的SDH信號高低階交叉處理工作流程有以下步驟：

（1）、FPGA1芯片通過BANK115接入四路SDH信號，對SDH信號進行指針調整處理，使SDH信號同步，便于后端的SDH信號時隙交叉處理；

（2）、FPGA1芯片對指針調整后的SDH信號進行高階交叉，使SDH信號進行收斂，并通過BANK115-BANK117將收斂后的信號發往AMC板外部；

（3）、外部設有的承載板或交叉板配合完成SDH空間交叉；

（4）、FPGA2芯片通過BANK115-BANK117接收來自外部承載板或交叉板發送的SDH信號，進行指針下泄處理；

（5）、FPGA2芯片對指針下泄的SDH信號進行低階交叉處理；

所述的SDH信號解POS處理工作流程執行以下步驟：

（1）、FPGA1芯片通過BANK115接入四路SDH信號，對SDH信號進行指針調整處理，使SDH信號同步，便于后端的SDH信號時隙交叉處理；

（2）、FPGA1芯片對指針調整后的SDH信號進行高階交叉處理，將承載不同種類POS信號的SDH信號進行分類，并通過BANK115-BANK117將分類后SDH信號發往AMC板外部；

（3）、外部設有的承載板或交叉板配合完成SDH空間交叉；

（4）、FPGA2芯片通過BANK115-BANK117接收來自外部承載板或交叉板發送的SDH信號，進行解POS處理。