[發明專利]基于FPGA的光通信傳輸網AMC引接板及其實現方法

在審

• 申請號: 201711330461.5
• 申請日: 2017-12-13
• 公開（公告）號: CN107911188A
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 王堯;陳偉峰;韓哲;賈朋朋
• 申請（專利權）人: 天津光電通信技術有限公司
• 主分類號: H04J3/16
• 分類號: H04J3/16;H04B10/40
• 代理公司: 天津中環專利商標代理有限公司12105
• 代理人: 王鳳英

技術領域

本發明涉及光通信技術，尤其涉及一種基于FPGA的光通信傳輸網AMC引接板及其實現方法。

背景技術

目前光通信傳輸網接入的信號既有OTN信號又有SDH信號，對OTN信號的處理主要有FEC糾錯和信號解映射，對SDH信號的處理主要有高階交叉、低階交叉和解POS，如果要滿足所有這些對信號處理的要求，需要多種設備搭建一個處理平臺，其造價高，使用不方便。

發明內容

鑒于現有技術狀況和缺陷，本發明提供一種基于FPGA的光通信傳輸網AMC引接板及其實現方法。本發明可實現多種接入處理功能，分別為：OTN信號的接入和SDH信號的接入；OTN信號的FEC糾錯和SDH信號解映射功能；SDH信號的高階交叉和低階交叉功能；SDH信號的解POS功能。

本發明引入SDN（軟件定義網絡）思想，使用FPGA芯片搭建了一個靈活的光通信傳輸網AMC引接板，該引接板符合ATCA標準，通過AMC板上的兩個FPGA芯片可完成多種接入信號的統一處理。

為了實現上述目的，本發明采取的技術方案是：一種基于FPGA的光通信傳輸網AMC引接板，其特征在于，包括供電模塊、控制管理模塊、時鐘模塊和業務處理模塊，供電模塊分別與時鐘模塊、業務處理模塊、控制管理模塊連接，時鐘模塊分別與業務處理模塊、控制管理模塊連接，時鐘模塊、業務處理模塊和控制管理模塊分別與金手指連接，金手指與供電模塊連接。

所述的供電模塊包括兩種凌特電源芯片，包括一片雙路電源芯片和四片四路電源芯片，雙路電源芯片的型號為LTM4620，四路電源芯片的型號為LTM4644，所有凌特電源芯片的輸入為12V電源，所有凌特電源芯片的輸出端與控制管理模塊連接。

所述的控制管理模塊包括STM32芯片和FLASH，STM32芯片的型號為STM32F437NIH6，FLASH的型號為M25P128，STM32芯片通過SPI口與FLASH相連，用于存儲和讀取路由信息，實現掉電保護功能，STM32芯片通過FE口與金手指相連，用于與其他板卡進行信息交換，STM32芯片通過GPIO口與供電模塊連接，用于控制板卡的上電順序，STM32芯片通過ADC口與供電模塊相連，用于監控電源軌的狀態，STM32芯片通過I2C口與時鐘模塊連接，用于配置與監控時鐘芯片工作狀態，STM32芯片通過SPI口與業務處理模塊連接，用于配置板卡路由信息并監控數據鏈路狀態。

所述的時鐘模塊包括兩個ZARLINK時鐘芯片和1個本地晶振，ZARLINK時鐘芯片型號為ZL30165GDG2，本地晶振型號為530BC155M520DGR，第一片ZARLINK時鐘芯片的hpdiff0管腳、hpdiff2管腳、hpdiff4管腳、hpdiff6管腳分別與第二片ZARLINK時鐘芯片的Ref0管腳、Ref1管腳、Ref2管腳、Ref3管腳連接，第二片ZARLINK時鐘芯片的Ref4管腳連接本地晶振，第二片ZARLINK時鐘芯片的Ref5管腳和hpout4管腳連接金手指。

所述的業務處理模塊包括兩片FPGA芯片，FPGA1芯片的型號為XC7K410T-3FFG900E，FPGA2芯片的型號為XC7K325T-2FFG900I，FPGA1芯片BANK117的四路SERDES收管腳分別與FPGA2芯片BANK118的四路SERDES發管腳相連，FPGA1芯片BANK118的四路SERDES發管腳分別與FPGA2芯片BANK118的四路SERDES收管腳相連，FPGA1芯片BANK115的四路SERDES收管腳分別與四個光模塊的發管腳相連，FPGA1芯片BANK117的四路SERDES發管腳分別與四個光模塊的收管腳相連。

一種基于FPGA的光通信傳輸網AMC引接板實現方法，其特征在于，所述實現方法包括OTN信號接入處理工作流程、SDH信號高低階交叉處理工作流程和SDH信號解POS處理工作流程，其中所述的OTN信號接入處理工作流程有以下步驟：

（1）、FPGA1芯片通過BANK115接入四路OTN信號，并對OTN信號進行解FEC糾錯處理；

（2）、FPGA1芯片對糾錯后的信號進行SDH信號解映射處理，處理后的信號為SDH信號；

（3）、FPGA1芯片對解映射的SDH信號進行指針調整，使SDH信號同步，便于后端的SDH信號時隙交叉處理；

（4）、FPGA1芯片通過BANK118將SDH信號發送給FPGA2芯片，FPGA2芯片對SDH信號進行高階交叉處理，并通過BANK115-BANK117發送到AMC板外部；