[發明專利]一種通過中央處理器內部環路來校準晶體頻偏的方法在審
| 申請號： | 201711322494.5 | 申請日： | 2017-12-12 |
| 公開（公告）號： | CN108039886A | 公開（公告）日： | 2018-05-15 |
| 發明（設計）人： | 馮杰;張坤 | 申請（專利權）人： | 晶晨半導體(上海)股份有限公司 |
| 主分類號： | H03L7/099 | 分類號： | H03L7/099 |
| 代理公司： | 上海申新律師事務所 31272 | 代理人： | 俞滌炯 |
| 地址： | 201203 上海市浦東新區張江*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 通過 中央處理器 內部 環路 校準 晶體 方法 | ||
1.一種通過中央處理器內部環路來校準晶體頻偏的方法，其特征在于，所述中央處理器包括內部環路和晶體電路；所述方法包括：
步驟S1、所述中央處理器向所述晶體電路輸出震蕩激勵信號；
步驟S2、所述晶體電路根據所述震蕩激勵信號產生一時鐘信號；
步驟S3、所述內部環路通過設置在所述中央處理器上的一輸出端口輸出所述時鐘信號；
步驟S4、采用一頻率計，所述頻率計連接所述輸出端口，所述頻率計接收所述時鐘信號并對所述時鐘信號進行測試以得到測試結果，測試者根據所述測試結果判斷所述時鐘信號的偏差是否合格：
若判斷結果為是，隨后退出；
若判斷結果為否，則所述測試者對所述晶體電路進行調節，隨后轉步驟S4。
2.根據權利要求1的方法，其特征在于，所述晶體電路包括：
一無源晶振，所述無源晶振的第一引腳用于向所述內部環路輸入所述時鐘信號，所述無源晶振的第三引腳用于接收所述中央處理器輸出的所述震蕩激勵信號，所述無源晶振的第二引腳和第四引腳分別接地；
一第一電阻，所述無源晶振的第三引腳和第四引腳之間并聯所述第一電阻；
一第二電阻，所述無源晶振的第三引腳通過所述第二電阻連接所述內部環路；
一第一電容，所述無源晶振的第一引腳通過所述第一電容接地；
一第二電容，所述無源晶振的第三引腳通過所述第二電容接地。
3.根據權利要求2的方法，其特征在于，所述第一電容與所述中央處理器的地直連；
所述第二電容與所述中央處理器的地直連。
4.根據權利要求2的方法，其特征在于，所述步驟S4中，所述測試者對所述晶體電路進行調節的具體步驟為：
S4a、分別調節所述第一電容和/或所述第二電容的電容值。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于晶晨半導體(上海)股份有限公司，未經晶晨半導體(上海)股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711322494.5/1.html，轉載請聲明來源鉆瓜專利網。
